[发明专利]基于SOPC模拟脑电波的电路板及构建大脑动力学模型的方法有效

专利信息
申请号: 201310282800.2 申请日: 2013-07-05
公开(公告)号: CN103383710A 公开(公告)日: 2013-11-06
发明(设计)人: 刘仙;刘会军;孙志伟;冀俊娥 申请(专利权)人: 燕山大学
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 石家庄一诚知识产权事务所 13116 代理人: 李合印
地址: 066004 河北省*** 国省代码: 河北;13
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于SOPC模拟脑电波的电路板及构建大脑动力学模型的方法,所述的电路板包括:FPGA芯片、配置芯片、时钟源、SDRAM(同步动态随机存储器)、FLASH、显示屏、JTAG调试下载接口和按键;所述的方法步骤包括:创建工程,对工程命名,创建SOPC系统;建立系统的顶层模块;建立新的工程及对应的一个BSP工程;编写程序和设置编译器。本发明能够利用按键实现单个神经群模型和三个神经群耦合的模型间的相互转换、参数的调整及显示屏静态显示,产生类似于正常及癫痫发作时的脑电波并由显示屏静态显示该波形,为进一步对大脑动力学模型的研究、大脑机理的研究及大脑动力学模型控制的硬件研究奠定一定的基础。
搜索关键词: 基于 sopc 模拟 脑电波 电路板 构建 大脑 动力学 模型 方法
【主权项】:
一种基于SOPC模拟脑电波的电路板,其特征在于:该电路板包括:FPGA芯片、配置芯片、时钟源、SDRAM(同步动态随机存储器)、FLASH、显示屏、JTAG调试下载接口和按键;所述的FPGA芯片的CLK0端口与所述的时钟源相连,为系统提供50MHz的时钟源,其ASD0、nCS0端口与所述的配置芯片连接,用于给FPGA芯片加载程序;所述的SDRAM用于弥补FPGA芯片内的存储空间,其中的锁相环PLL对NIOS II时钟进行延时,由PLL1端口输出为SDRAM提供频率为50MHz、相位差为‑20deg的时钟;所述的FLASH作为一种非挥发性内存;所述的显示屏与FPGA芯片的PIN68‑PIN86端口连接,用于显示模拟的脑电信号;所述的JTAG调试下载接口与FPGA芯片的PIN16‑PIN19端口连接,用来调试FPGA,实现NIOS系统与PC间的串口通信;所述的按键与FPGA芯片的PIN27‑PIN28、PIN56‑PIN58、PIN129‑PIN130、PIN132端口连接,用于分别控制模型的转换、参数的调整和显示屏的静态显示。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于燕山大学,未经燕山大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310282800.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top