[发明专利]用于平衡接口速率的缓冲存储电路无效
| 申请号： | 201310233493.9 | 申请日： | 2013-06-14 |
| 公开（公告）号： | CN103294631A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 康清华 | 申请（专利权）人： | 成都思迈科技发展有限责任公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G11C7/10 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于平衡接口速率的缓冲存储电路，包括缓冲存储器，所述的缓冲存储器上设置有若干个数据线接口、多个电源接口、多个接地端和处理器时钟CLK，多个电源接口均接入3.3V电源，多个接地端均接地，处理器时钟CLK上连接有电阻R1，若干个数据线接口接入数据；所述的缓冲存储器上的时钟校验端口CKE接电源。本发明通过上述结构，让以太网接口与E1接口传来的数据包都先放入缓冲存储器中处理，再以合适的速率传输，平衡了以太网接口和E1接口的速率。 | ||
| 搜索关键词： | 用于 平衡 接口 速率 缓冲 存储 电路 | ||
【主权项】：
用于平衡接口速率的缓冲存储电路，其特征在于：包括缓冲存储器，所述的缓冲存储器上设置有若干个数据线接口、多个电源接口、多个接地端和处理器时钟CLK，多个电源接口均接入3.3V电源，多个接地端均接地，处理器时钟CLK上连接有电阻R1，若干个数据线接口接入数据；所述的缓冲存储器上的时钟校验端口CKE接电源。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都思迈科技发展有限责任公司，未经成都思迈科技发展有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310233493.9/，转载请声明来源钻瓜专利网。
