[发明专利]用于开路检测的极低功耗数字化电路结构及其检测方法

摘要

本发明公开了一种用于开路检测的极低功耗数字化电路结构,该电路结构包括两个触发沿相异的D触发器和异或门Y，第一D触发器和第二D触发器均分别具有用于接收外部时钟信号的VCLK端口和VNET端口，第一D触发器和第二D触发器的负输出端作为异或门Y的输入，异或门Y的输出端即为最终的VOUT输出端。利用两个触发沿相异的D触发器D1和D2对金属网络或电阻网路进行检测，一旦金属网络或电阻网路发生中断，该检测电路的输出电平出现跳变，从而实现芯片开路检测。当SoC系统内包含电阻网络或者金属网络时，本发明电路结构与传统的电阻通断检测电路相比其功耗极低，不但能够有效地实现电阻网络的开路状态检测，并实现数字化输出。

主权项

一种用于开路检测的极低功耗数字化电路结构，其特征在于，包括两个触发沿相异的第一D触发器和第二D触发器以及异或门Y，其中所述第一D触发器是上升沿触发，第二D触发器是下降沿触发，异或门Y为两输入结构；所述第一D触发器和第二D触发器均分别具有作为时钟信号端的VCLK端口和作为输入信号端的VNET端口；所述第一D触发器和第二D触发器的负输出端作为所述异或门Y的输入；所述异或门Y的输出端即为最终的VOUT输出端；当外部时钟信号分别通过VCLK端口和VNET端口输入时，所述第一D触发器和第二D触发器负输出端的两路电平分别作为所述异或门Y的输入信号，最后异或门Y输出的电平作为检测电路的输出信号。