[发明专利]用于开路检测的极低功耗数字化电路结构及其检测方法

权利要求书

1.一种用于开路检测的极低功耗数字化电路结构，其特征在于，包括两个触发沿相异的第一D触发器和第二D触发器以及异或门Y，其中所述第一D触发器是上升沿触发，第二D触发器是下降沿触发，异或门Y为两输入结构；所述第一D触发器和第二D触发器均分别具有作为时钟信号端的VCLK端口和作为输入信号端的VNET端口；所述第一D触发器和第二D触发器的负输出端作为所述异或门Y的输入；所述异或门Y的输出端即为最终的VOUT输出端；当外部时钟信号分别通过VCLK端口和VNET端口输入时，所述第一D触发器和第二D触发器负输出端的两路电平分别作为所述异或门Y的输入信号，最后异或门Y输出的电平作为检测电路的输出信号。

2.根据权利要求1所述用于开路检测的极低功耗数字化电路结构，其特征在于，还包括第三D触发器和第四D触发器，所述第三D触发器是上升沿触发，所述第四D触发器是下降沿触发；所述第三D触发器和所述第四D触发器的负输出端分别短接至各自的输入端，所述第三D触发器和所述第四D触发器的时钟信号分别由NET端和CLK端接入，当外部时钟经过金属网络或电阻网路分别给NET端和CLK端提供时钟信号时，第三D触发器和第四D触发器分别在时钟信号的上升沿和下降沿进行分频；第三D触发器的正输出端分两路后分别连接至第一D触发器和第二D触发器的VNET端口；第四D触发器的正输出端分两路后分别连接至第一D触发器和第二D触发器的VCLK端口。

3.一种利用极低功耗数字化电路结构进行开路检测的方法，其特征在于，在芯片中设计金属网络或电阻网络，所述金属网络或电阻网络的两端分别连接至如权利要求2所述的极低功耗数字化电路第三D触发器和第四D触发器的NET端和CLK端，检测方法如下：

首先，由一外部时钟产生器提供检测电路结构所需的时钟信号；

然后，将外部时钟信号分别接入第三触发器的NET端和第四D触发器的CLK端，经过第三D触发器和第四D触发器分频后获得VCLK和VNET信号，然后分别将VCLK和VNET信号作为第一D触发器和第二D触发器的时钟信号和输入信号，第一D触发器和第二D触发器的负输出端输入异或门Y；最终由异或门Y得到输出信号OUT。

当金属网络或电阻网络处于连接状态时，检测电路的输出端OUT输出高电平；一旦金属网络或电阻网络遭到破坏出现中断，则检测电路的输出端OUT输出低电平，从而快速检测到芯片的异常状态。