[发明专利]一种输出短路检测电路

摘要

本发明公开了集成电路领域的一种输出短路检测电路，包括检测模块和比较模块，所述的检测模块由连接电源端VDD的检测电路R1、第三NMOS管N3，以及与第一NMOS管N1的源极连接的反馈电阻R2串联而成；所述第三NMOS管N3的源极接所述的反馈电阻R2，漏极接所述的检测电阻R1，所述比较模块连接所述第三NMOS管N3的漏极，接收检测模块输出的检测信号Vsen；所述比较模块还接收参考电压信号Vref，当所述检测信号Vsen的电位低于所述参考电压信号Vref的电位时，所述比较模块输出高电平的指示信号Vsc。其技术效果是：其能在驱动电路处于饱和区驱动模式时对驱动电路进行短路检测而不发生检测失效。

主权项

一种输出短路检测电路，包括检测模块（101）和比较模块（102），用于对驱动电路的输出短路进行检测，该驱动电路由漏极接电源端（VDD）的第一NMOS管（N1）和源极接接地端（VSS）的第二NMOS管（N2）串联而成，输出驱动输出信号（Vdrv），其特征在于：所述的检测模块（101）由连接电源端（VDD）的检测电阻（R1）、第三NMOS管（N3），以及与所述第一NMOS管（N1）的源极连接的反馈电阻（R2）串联而成；所述第三NMOS管（N3）的源极接所述的反馈电阻（R2），漏极接所述的检测电阻（R1），所述第三NMOS管（N3）的栅极接所述第一NMOS管（N1）的栅极，接收上拉栅压信号（Vhs）；在所述第一NMOS管（N1）处于饱和区驱动模式时，所述驱动输出信号（Vdrv）在所述反馈电阻（R2）上的分压为反馈电压信号（Vde），所述驱动输出信号（Vdrv）在所述检测电阻（R1）上的分压为检测信号（Vsen）;所述比较模块（102）连接所述第三NMOS管（N3）的漏极，接收所述检测信号（Vsen）；所述比较模块（102）接收参考电压信号（Vref）；当所述检测信号（Vsen）的电位低于所述参考电压信号（Vref）的电位时，所述比较模块（102）输出高电平的指示信号（Vsc）。