[发明专利]用于重构码字的设备及计算机实现的方法有效
| 申请号： | 201280071971.4 | 申请日： | 2012-03-28 |
| 公开（公告）号： | CN104247273B | 公开（公告）日： | 2017-05-17 |
| 发明（设计）人： | P.卡拉瓦德;R.H.莫特瓦尼 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H03M13/03 | 分类号： | H03M13/03 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 李啸,姜甜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的实施例描述用于使用边信道将码字解码的装置、方法、计算机可读介质和系统配置。在各种实施例中，存储器控制器可配置成确定非易失性存储器（“NVM”）的n个管芯中m个管芯进行迭代解码已失败。在各种实施例中，存储器控制器可还配置成从n‑m个未失败的管芯和m个失败的管芯（不包括第一失败的管芯）生成边信道。在各种实施例中，存储器控制器可还配置成使用迭代解码，基于生成的边信道和基于将第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在m个失败的管芯的第一失败的管芯上存储的码字。在各种实施例中，迭代解码可包括低密度奇偶校验解码。也可描述和/或要求保护其它实施例。 | ||
| 搜索关键词： | 使用 信道 码字 | ||
【主权项】：
一种用于重构码字的设备，包括：包括n 个管芯的非易失性存储器，n 是正整数；存储器控制器，配置成：确定n 个管芯中m 个管芯进行迭代解码已失败，m 是大于1的整数；从n ‑ m 个未失败的管芯和所述m 个失败的管芯中除第一失败的管芯以外的管芯生成边信道；以及使用迭代解码，基于所生成的边信道和基于将所述第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在所述m 个失败的管芯的所述第一失败的管芯上存储的码字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280071971.4/，转载请声明来源钻瓜专利网。
- 上一篇：铝型材重型加工中心
- 下一篇：一种V型块定位的气动夹紧加工中心夹具
- 同类专利
- 用于解码涡轮乘积码的校验子表-201480023781.4
- 阿恩库玛·萨勃拉曼尼亚;纳威恩·库玛;吴征;曾令琪;詹森·贝罗拉多 - 爱思开海力士有限公司
- 2014-03-25 - 2019-03-05 - H03M13/03
- 从组件校验子缓冲器获得与涡轮乘积码(TPC)码字相关联的一个或更多个组件校验子的组。关于一个或更多个组件校验子的组来执行组件解码。
- 提高NANDFlash存储可靠性的数据存储方法-201410653332.X
- 魏德宝;邓立宝;赵浩然;乔立岩 - 哈尔滨工业大学
- 2014-11-17 - 2018-03-27 - H03M13/03
- 提高NAND Flash存储可靠性的数据存储方法，属于固态硬盘存储技术领域。解决了现有的方法在处理NAND Flash的数据贮存错误和编程干扰错误中，有效性依赖于待处理数据的前后字节具有很强的相关性；以及浪费有效的存储空间和需要配备完善的数据增位缓冲机制才可以实现与页宽度的对齐，不能与地址映射算法进行透明适配的问题。技术方案为在数据存储至NAND Flash之前应用半字节短码重映射编码，而在从NAND Flash中读出数据后应用半字节短码反映射解码，通过提升吞吐数据中“1”的比例，以达到提高数据存储可靠性。本发明适用于以NAND Flash为主存储芯片的固态存储设备。
- XG‑PON1和NG‑PON2TWDM‑PON系统中的下行前向纠错开‑关控制的方法和装置-201480010191.8
- 丹尼斯·A·霍季姆斯基 - 中兴通讯（美国）公司
- 2014-02-25 - 2018-01-26 - H03M13/03
- 接收数据的方法在解码器接收物理帧。物理帧包括固定数量的m‑字节码字和前缀。前缀包括纠错指示和附加数据指示。如果纠错指示设置为第一值且附加数据指示设置为第二值，方法操作解码器对物理帧的每个码字执行纠错以输出n‑字节数据块，其中n是小于m的整数。
- 发送、接收装置及方法、校验比特及解码信号的生成装置-201410220555.7
- 村上丰;古贺久雄;儿玉宣贵 - 松下电器产业株式会社
- 2010-02-19 - 2017-11-14 - H03M13/03
- 本发明提供了一种发送、接收装置及其方法、奇偶校验比特生成装置及解码信号生成装置。所述发送装置包括计算单元，通过对于由多个比特构成的信息序列和附加于所述信息序列的已知信息，用低密度奇偶校验卷积码进行编码，计算奇偶校验比特；输出单元，输出所述信息序列和所述奇偶校验比特；决定单元，根据所述信息序列的序列长以及编码率来决定所述奇偶校验比特中的、使用所述已知信息生成的奇偶校验序列的序列长；发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述编码率的值以及所述信息序列的序列长的值的发送信号。
- 奇偶校验比特的生成、发送、接收装置及发送、接收方法-201410220157.5
- 村上丰;古贺久雄;儿玉宣贵 - 松下电器产业株式会社
- 2010-02-19 - 2017-10-27 - H03M13/03
- 本发明提供了一种发送装置、发送方法、奇偶校验比特生成装置、接收装置、接收方法以及解码信号生成装置。所述发送装置包括决定单元，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列，通过使用所述低密度奇偶校验卷积码编码运算生成对于所述信息序列以及所述附加信息的所述奇偶校验比特；发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。
- 用于重构码字的设备及计算机实现的方法-201280071971.4
- P.卡拉瓦德;R.H.莫特瓦尼 - 英特尔公司
- 2012-03-28 - 2017-05-17 - H03M13/03
- 本公开的实施例描述用于使用边信道将码字解码的装置、方法、计算机可读介质和系统配置。在各种实施例中，存储器控制器可配置成确定非易失性存储器（“NVM”）的n个管芯中m个管芯进行迭代解码已失败。在各种实施例中，存储器控制器可还配置成从n‑m个未失败的管芯和m个失败的管芯（不包括第一失败的管芯）生成边信道。在各种实施例中，存储器控制器可还配置成使用迭代解码，基于生成的边信道和基于将第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在m个失败的管芯的第一失败的管芯上存储的码字。在各种实施例中，迭代解码可包括低密度奇偶校验解码。也可描述和/或要求保护其它实施例。
- 一种车载单元的FM0解码电路-201620535449.2
- 李军建;王庆飞;袁雪 - 北京万集科技股份有限公司
- 2016-06-03 - 2016-12-07 - H03M13/03
- 本实用新型涉及智能交通及电子不停车收费(ETC)技术领域，特别是涉及一种车载单元的FM0解码电路。包括主控模块MCU、SPI传输线、射频模块和晶体振荡器。所述的主控模块在SPI数据采集过程中作为从机；所述的SPI传输线为两线制，一根线为时钟SCLK，一根线为数据DATA；所述SPI传输线一端连接于所述主控模块MCU的SPI接口上，另一端连接于射频模块的基带时钟输出端和基带数据输出端；所述晶体振荡器为无源晶体振荡器，连接于所述射频模块上。本实用新型中提出的FM0解码电路采用SPI一个外设，占用MCU硬件资源少；解码电路简单，成本低，可实现实时解码，可靠性高，对有效数据前的杂波有较强的识别能力，解码准确度高。解决了市场上采用射频模块硬件解码方式实时性差和采用软件解码占用MCU资源多的问题。
- 数据处理装置和数据处理方法-201610204807.6
- 篠原雄二;山本真纪子;横川峰志 - 索尼公司
- 2012-02-01 - 2016-08-17 - H03M13/03
- 本发明涉及一种数据处理装置和数据处理方法，其能够改善耐差错性。码长N是16200位的LDPC码的码位写入到8个等的存储单元。当所述码位存储在所述存储单元中，作为分类所述LDPC码的码位的分类处理，进行针对每个存储单元改变所述码位的存储开始位置的处理，使得对应于所述LDPC码的检查矩阵的任意行的1的多个码位不包含在从所述存储单元读出的1个符号中。本技术例如可以适用于LDPC码的传送。
- 编码和解码通信系统中的信道的设备和方法-201310027486.3
- 明世澔;郑鸿实;金庆中;梁贤九;梁景喆;金宰烈;权桓准;林妍周;尹圣烈;李学周 - 三星电子株式会社;浦项工科大学校产学协力团
- 2009-02-18 - 2013-06-05 - H03M13/03
- 本发明提供了一种用于产生低密度奇偶校验检查（LDPC）码的奇偶校验检查矩阵的设备和方法。一种用于解码使用低密度奇偶校验检查LDPC码的通信系统中的信道的方法，提取LDPC码的奇偶校验检查矩阵；利用所述提取的奇偶校验检查矩阵，执行LDPC解码，其中码率为3/5而且码字长度为16200。
- 一种低开销的高速加法器瞬态故障自动校正电路-201010176946.5
- 张民选;孙岩;陈吉华;李少青;赵振宇;马卓;张明;何小威;乐大珩;张均安;谭晓强;段志奎 - 中国人民解放军国防科学技术大学
- 2010-05-20 - 2011-11-23 - H03M13/03
- 组合逻辑中的瞬态故障成为VLSI电路设计的重要挑战。作为组合逻辑的一种典型元件，加法器广泛应用于运算单元中。本发明公开了一种低开销的高速加法器瞬态故障自动校正电路。该结构通过开发加法器电路中大量存在的固有硬件冗余和时间冗余，以较低的开销实现高速加法器中瞬态故障的自动校正，显著降低了容错的面积和性能开销；通过将基于C单元的故障校正技术与固有的硬件冗余和时间冗余相结合，进一步增强了加法器的瞬态故障校正能力。所提出的加法器与其它结构相比具有更佳的面积-延时开销折中。
- 一种编码器数据的采集方法及设备-201010547165.2
- 吴高峰;董树嵩 - 北京航天数控系统有限公司
- 2010-11-16 - 2011-06-29 - H03M13/03
- 一种编码器数据的采集方法及设备，属于工业控制技术领域，以解决在实际的工业应用中，当需要采集多种编码器中任意一种的位置值时无法完成的问题。本发明的设备包括数据采集模块和编码器选择模块，数据采集模块用于采集预定的编码器中任意一种编码器的位置值，并输出；编码器选择模块用于将接收到的所述位置值对应的编码器选择当前采集数据的编码器。本发明通过采集任意一种编码器的位置值，并将对应的编码器选择为当前采集数据的编码器，当实际的工业应用需要时，实现了采集多种编码器中任意一种的位置值。
- 可扩展信息信号、可扩展信息内容的编码方法和装置、可扩展信息信号的纠错方法及装置-200880108400.7
- T·维甘德;C·亨尔格;T·施尔 - 弗劳恩霍夫应用研究促进协会
- 2008-06-20 - 2010-09-22 - H03M13/03
- 本发明通过采用FEC保护的信息信号中的不同级别的多个部分之间的相互关系，对一可扩展信息信号实现更高效和/或更安全的保护。具体地，表示更高级别信息内容的信息信号的各部分与冗余信息相关，所述冗余信息不仅依赖于该部分中与各自重叠的较低级别部分不相交的部分，而且依赖于较低级别部分，以增加对接收端较低级别部分中的错误进行前向纠错成功的机率。
- PPM编码同步解调方法-200910217164.9
- 曹明润;贾力;马春龙;徐君怡 - 苏州市华芯微电子有限公司
- 2009-12-31 - 2010-08-11 - H03M13/03
- 本发明涉及一种PPM编码同步解调方法，其方案为：设置有效电平标志位，在PPM编码电平变时，根据有效电平标志位判定编码逻辑位，再由载波误差检测确认电平的有效性，并调整电平标志位，从而在逻辑界定的同时完成电平有效性确认与数据的还原，实现PPM编码的同步解调。本发明的优势在于：(1)通过将载波误差检测、逻辑位界定与数据还原同步进行的方式，使PPM编码的解码过程大幅简化，效率显著提高；(2)程序结构清晰，简单；(3)MCU资源得到节约，其机器代码节约40％；(4)变量少、入口少、出口少，使其程序易控、易移植、稳定性高。
- 产生奇偶校验矩阵的方法-200910130988.2
- 苏育德;王诗尧 - 联发科技股份有限公司
- 2009-04-21 - 2010-07-07 - H03M13/03
- 一种产生奇偶校验矩阵的方法，用于解码多个欠定节点，包含：根据一预定的奇偶校验矩阵，确定多个特定节点；确定对应于该多个特定节点的多个权重；以及根据该多个权重将该多个特定节点排序，以产生该奇偶校验矩阵，并存储在一存储器中。通过对LDPC码重排，本发明的数字数据校验方法准确而有效率，考虑了短环效应，降低了LDPC解码的依赖性。
- 一种用于车载ATP系统的安全冗余编码处理方法-200910250541.9
- 姜坚华;朱翔;崔科;刘昕;张磊;曹杰 - 卡斯柯信号有限公司;上海申通轨道交通研究咨询有限公司
- 2009-12-15 - 2010-06-30 - H03M13/03
- 本发明涉及一种用于车载ATP系统的安全冗余编码处理方法，该方法包括以下步骤：1)预生成签名、配置信息、不安全的C语言代码通过输入与错误检测模块处理；2)将处理后的预生成签名、配置信息、不安全的C语言代码经安全冗余编码编译器的预编译器处理后生成中间代码文件，中间代码文件经过安全冗余编码编译器的中间代码编译器处理后生成补偿常量、编码后的C语言代码；3)安全冗余编码优化模块生成辅助语言代码；4)将补偿常量、编码后的C语言代码、辅助语言代码经通用编译器和连接器处理后生成安全冗余代码；5)该安全冗余代码经输出与错误检测模块处理后输出。与现有技术相比，本发明具有保证系统安全运行等优点。
- 用于针对给定信息向量生成穿孔的符号向量的方法和装置-200780031516.0
- 宇菲·W·布兰肯希普;布赖恩·K·克拉松;维普·A·德赛 - 摩托罗拉公司
- 2007-05-22 - 2009-08-12 - H03M13/03
- 此处描述了一种用于编码和解码数据的方法和装置。在操作过程中，数据进入卷积编码器(101)。该编码器在编码速率(1/R0)下对来自该数据的信息比特进行编码以产生数据符号向量P0，P1，...，PR0。向量P1，P2，...，PR0均被单独地交织以形成向量P0′，P1′，...，PR0′。复用器(105)复用P0′，P1′，...，PR0′以产生向量Q。复用交织符号Q被输入到符号添加器/移除器(107)，其中添加或移除适当的符号以匹配信道上传输速率。最后，经由信道上传输发射向量Q′。
- 用于提高格形译码器的性能的方法和系统-200780023161.0
- 阿姆安德雷扎·赫德亚特;杭·金 - 纳维尼网络公司
- 2007-03-27 - 2009-07-01 - H03M13/03
- 本发明公开了用于提高格形译码器的性能的方法和系统。该方法包括：利用消息中的一个或多个预定字段，生成第一不确定性减小状态(SRU)和一个或多个第二SRU(410)；将第一SRU中的具有相等概率的一个或多个状态的度量设置为第一预定值；将不在第一SRU中的一个或多个状态的度量设置为对应于最小概率的第二预定值；以及对该消息进行译码，同时通过将不属于一个或多个第二SRU的一个或多个状态的度量设置为与第二预定值相对应的值来消除格形中的无效候选路径(430)。
- 一种钱搜索电路及利用该电路的钱搜索方法-200710171566.0
- 罗晓峰;林凡;史兴强;郭彦丰;强小燕 - 无锡盈泰科技有限公司
- 2007-11-30 - 2009-06-10 - H03M13/03
- 本发明提供一种钱搜索电路，包括主控状态机、错误定位电路、及移位单元阵列；所述移位单元阵列，用以对所述Delta算子进行移位操作，生成新的Delta算子的各位；并将上述生成的Delta算子送到所述错误定位电路；所述移位单元阵列每个时钟周期对所述Delta算子进行并行处理；所述错误定位电路，用以检测自所述移位单元阵列传送来的新生成的Delta算子是否有错误；若检测出错误，指出错误的具体位置。本发明采用一种并行处理及流水线技术相结合的电路结构，使其在保证提高速度的同时，电路的成本不会有很大提高。
- 与信道解码有关的方法和设备-200680054801.X
- F·胡斯 - 艾利森电话股份有限公司
- 2006-06-01 - 2009-06-03 - H03M13/03
- 本发明涉及信道解码并且提供了用于数据帧的改进信道解码的方法和装置。所述帧已经被信道编码并被传送到接收器(3a)。所述帧包括具有对接收器未知的信息的部分(51，53)以及具有接收器为其生成至少一个预测其信息内容的数据假设的另一部分(54，55)。所述接收器对所接收的编码帧执行基于假设的解码(149)，其中所述至少一个数据假设被用于提高成功解码的概率。本发明可以被有利地用来改进对包含具有填充位的短控制消息-例如确认消息(17)-的帧的解码。
- 专利分类
