[实用新型]差分电流采样电路

摘要

本实用新型公开了一种差分电流采样电路。该电路五只PMOS晶体管源极均接电压源，第一至第五NMOS晶体管源极均接地；第一PMOS晶体管漏极接第二PMOS晶体管漏极、第一NMOS晶体管栅极、第二NMOS晶体管栅极和漏极，栅极接第五NMOS晶体管漏极、第六NMOS晶体管漏极、第四PMOS晶体管栅极、第五PMOS晶体管栅极和漏极；第五PMOS晶体管栅极接第四PMOS晶体管栅极；第一NMOS晶体管栅极接第二NMOS晶体管栅极；第三NMOS晶体管漏极接第二PMOS晶体管栅极、第三PMOS晶体管栅极和漏极，栅极接第四PMOS晶体管漏极、第五PMOS晶体管栅极、第四PMOS晶体管栅极和漏极。电路面积小速度快。

主权项

一种差分电流采样电路，包括采样电流输入端（Io）、电压输出端（Vo）和控制脉冲输入端（MPG），其特征在于，还包括五只PMOS晶体管（P1～P5）和六只NMOS晶体管（N1～N6）；采样电流输入端（Io）连接至第一NMOS晶体管（N1）的漏极；电压输出端（Vo）连接至第六NMOS晶体管（N6）的源极；控制脉冲输入端（MPG）连接至第六NMOS晶体管（N6）的栅极；电压源（VDD）连接至第一PMOS晶体管（P1）的源极、第二PMOS晶体管（P2）的源极、第三PMOS晶体管（P3）的源极、第四PMOS晶体管（P4）的源极和第五PMOS晶体管（P5）的源极；地（GND）连接至第一NMOS晶体管（N1）的源极、第二NMOS晶体管（N2）的源极、第三NMOS晶体管（N3）的源极、第四NMOS晶体管（N4）的源极和第五NMOS晶体管（N5）的源极；所述第一PMOS晶体管（P1）的漏极连接至第二PMOS晶体管（P2）的漏极、第一NMOS晶体管（N1）的栅极、第二NMOS晶体管（N2）的栅极和漏极，栅极连接至第五NMOS晶体管（N5）的漏极、第六NMOS晶体管（N6）的漏极、第四PMOS晶体管（P4）的栅极、第五PMOS晶体管（P5）的栅极和漏极；所述第五PMOS晶体管（P5）的栅极连接至第四PMOS晶体管（P4）的栅极；第一NMOS晶体管（N1）的栅极连接至第二NMOS晶体管（N2）的栅极；第三NMOS晶体管（N3）的漏极连接至第二PMOS晶体管（P2）的栅极、第三PMOS晶体管（P3）的栅极和漏极，栅极连接至第四PMOS晶体管（P4）的漏极、第五PMOS晶体管（P5）的栅极、第四PMOS晶体管的栅极和漏极。