[发明专利]集成电路总线控制器及集成电路总线操作的处理方法有效
申请号: | 201210580766.2 | 申请日: | 2012-12-27 |
公开(公告)号: | CN104050116A | 公开(公告)日: | 2014-09-17 |
发明(设计)人: | 金渝;吴付利 | 申请(专利权)人: | 重庆重邮信科通信技术有限公司 |
主分类号: | G06F13/18 | 分类号: | G06F13/18 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 400065 *** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种集成电路总线控制器及集成电路总线操作的处理方法,IIC控制器中设置有控制存储器、写存储器和读存储器,可以接收并存储CPU的多个操作。当CPU中有操作产生时,就可以直接将该操作发送到本发明的控制器中的相应存储器中,并在存储器中进行保存,等待执行处理。因此,本发明可以使得CPU中的操作存储在控制器的存储器中,将要写入IIC外部设备的数据和从IIC外部设备中读取的数据也存储在控制器的存储器中。本发明可以使得多个操作无需在CPU中存储,从而避免了CPU可用存储空间变小、负载加重、运行速度降低的问题。 | ||
搜索关键词: | 集成电路 总线 控制器 操作 处理 方法 | ||
【主权项】:
一种集成电路总线IIC控制器,与CPU和IIC外部设备相连接,其特征在于,包括:控制存储器、写存储器、读存储器、时钟生成器和数据收发单元,其中,所述控制存储器分别与所述CPU和所述时钟生成器连接,存储所述CPU发出的控制操作,所述时钟生成器用于生成所述IIC控制器所需的时钟信号;所述写存储器和所述CPU连接,存储所述CPU需写入所述IIC外部设备的数据;所述读存储器和所述CPU连接,存储所述IIC外部设备返回的数据;所述数据收发单元与所述写存储器、所述读存储器、所述控制存储器连接,根据所述控制存储器中的控制操作控制所述所述写存储器、所述读存储器与所述IIC外部设备之间的数据传输,并对所述IIC外部设备返回的数据进行串行数据到并行数据的转换,对所述CPU写入所述IIC外部设备的数据进行并行数据到串行数据的转换。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆重邮信科通信技术有限公司,未经重庆重邮信科通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210580766.2/,转载请声明来源钻瓜专利网。