[发明专利]带隙基准电路有效
| 申请号： | 201210556679.3 | 申请日： | 2012-12-20 |
| 公开（公告）号： | CN103076830A | 公开（公告）日： | 2013-05-01 |
| 发明（设计）人： | 徐光磊 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种带隙基准电路，包括：基准电路，所述基准电路包括两个双极型晶体管，用于根据两个双极型晶体管基极-发射极电压的差值产生具有正温度系数的第一基准电压；偏置电路，用于为所述基准电路提供偏置电流，所述偏置电路包括第三NMOS晶体管，所述第三NMOS晶体管确保在电源电压升高时提供给基准电路各分支的偏置电流相等；加和电路，用于产生具有负温度系数的第二基准电压，并将所述第二基准电压和所述第一基准电压相加产生带隙基准电压。本发明的带隙基准电路适用于宽电源电压范围的应用。 | ||
| 搜索关键词： | 基准 电路 | ||
【主权项】：
一种带隙基准电路，其特征在于，包括：基准电路，所述基准电路包括两个双极型晶体管，用于根据两个双极型晶体管基极‑发射极电压的差值产生具有正温度系数的第一基准电压；偏置电路，用于为所述基准电路提供偏置电流，所述偏置电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NOMS晶体管和第三NMOS晶体管，所述第一PMOS晶体管的源极和所述第二PMOS晶体管的源极连接电源，所述第一PMOS晶体管的栅极连接所述第二PMOS晶体管的栅极和漏极，所述第一PMOS晶体管的漏极连接第一NMOS晶体管的漏极、第三NMOS晶体管的栅极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极，所述第三NMOS晶体管的漏极连接所述第二PMOS晶体管的漏极，所述第三NMOS晶体管的源极连接所述第二NMOS晶体管的漏极，所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极连接所述基准电路；加和电路，用于产生具有负温度系数的第二基准电压，并将所述第二基准电压和所述第一基准电压相加产生带隙基准电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210556679.3/，转载请声明来源钻瓜专利网。
