[发明专利]一种卫星导航接收机FPGA快速加载方法

摘要

本发明涉及一种卫星导航接收机FPGA快速加载方法，采用DSP芯片多功能缓冲串口的特殊用法作为FPGA专用加载时钟数据线，用多功能缓冲串口中的DXm作为数据线与FPGA加载数据输入端DATA0连接；用多功能缓冲中的CLKXm作为时钟线与FPGA加载数据输入端DCLK连接，DSP的通用GPIO引脚作为加载功能线与FPGA的三个专用配置引脚连接，本发明首先将DSP芯片、FLASH芯片、RS232电平转换芯片、电阻R1、R2、R3和FPGA进行连接，之后进行FPGA加载，后续根据需要对FLASH程序进行远程升级，具有加载时间短、易于外部程序升级，存储容量大、加载速度快，不易受电磁干扰、通用性强的优点。

主权项

1.一种卫星导航接收机FPGA快速加载方法，其特征在于包括如下步骤：(1)、将TMS32C64系列的DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片进行连接，具体连接方法如下：将TMS32C64系列的DSP芯片的EMIFB接口的BEA[20..1]、BED[15..0]、BWE、BRE与FLASH芯片的地址线A[19..0]、数据线DQ[15..0]、WE、OE分别连接；DSP芯片15个通用GPIO中任意两个引脚与FLASH芯片地址A[21..20]连接作为FLASH分段扩展地址；TMS32C64系列的DSP芯片的EMIFA接口的AEA[19..3]、AED[31..0]、AWE、AOE、ARE均与FPGA芯片的IO引脚连接；TMS32C64系列的DSP芯片的多功能缓冲串口的DX_m引脚与FPGA芯片的串行被动加载专用数据线DATA0连接，TMS32C64系列的DSP芯片的CLKX_m引脚与FPGA的串行被动加载专用时钟线DCLK连接；TMS32C64系列的DSP芯片中15个通用GPIO中任意三个引脚与FPGA芯片的三个专用配置引脚连接；电阻R1、R2、R3一端分别与FPGA芯片的所述三个专用配置引脚连接，另一端分别与FPGA电源连接；RS232电平转换芯片数据线T1IN和R1OUT引脚与FPGA的IO引脚连接，数据线T1OUT和R1IN引脚通过电缆与外部计算机RS232串口连接；其中DX_m与CLKX_m中的m为0、1或2；(2)、上电初始化TMS32C64系列的DSP芯片时，将TMS32C64系列的DSP芯片内部的多功能缓冲串口McBSP_m设置为SPI主控工作模式，具体设置过程如下：设置多功能缓冲串口McBSP_m的SPCR寄存器McBSP_m_SPCR等于0X411801，即将其中5位寄存器值设置为如下值：CLKSTP＝11b，设置多功能缓冲串口McBSP_m的PCR寄存器McBSP_m_PCR等于0X208，即将其中2位寄存器值设置为如下值：CLK×M＝1b，CLKXP＝0b；设置多功能缓冲串口McBSP_m的XCR寄存器McBSP_m_XCR等于0XA900B0，即将其中16位寄存器值设置为如下值：XPHASE＝0b，XCOMPAND＝01b，XDATDLY＝01b，×FRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b；设置多功能缓冲串口McBSP_m的SRGR寄存器McBSP_m_SRGR等于0X20000003，即将其中3位寄存器值设置为如下值：CLKSM＝1b，CLKGDV＝11b；(3)、将TMS32C64系列的DSP芯片中与FPGA芯片的三个专用配置引脚中的配置启动引脚连接的GPIO引脚置1拉高，之后置0拉低，再置1拉高，启动FPGA程序加载；(4)、TMS32C64系列的DSP芯片经EMIFB口从FLASH芯片中按顺序读出FPGA程序数据，每次读出32bit，再通过判定McBSP_m_SPCR寄存器第位为高或低确定D×_m是否为空闲，第位为低时DX_m为空闲，当DX_m为空闲时，将32bit数据送到DX_m寄存器中，多功能缓冲串口在CLKX_m上升沿自动将32bit数据由低位到高位次序发送到DX_m引脚上，FPGA芯片在DCLK0上升沿接收加载数据线DATA0上的数据，以此循环从FLASH芯片中读出FPGA程序数据直到数据结尾；(5)、当DX_m传输FPGA程序到结尾时，TMS32C64系列的DSP芯片读取与FPGA三个专用配置引脚中的配置完成检测引脚连接的GPIO的值，GPIO的值为高表示FPGA程序加载成功，结束加载，GPIO的值为低表示加载出错，回到步骤(3)，DSP芯片重新启动FPGA程序加载流程。