[发明专利]用于连续时间Σ-Δ调制器的过度回路延迟补偿

摘要

提供一种方法及对应设备。在操作中，用积分器对模拟信号求积分以产生经积分的模拟信号。与第一时钟信号和第二时钟信号同步地用多个比较器比较所述经积分的模拟信号与参考电压，以产生比较器输出信号。随后，与所述第二时钟信号同步地从所述比较器输出信号产生反馈电流。将所述反馈电流反馈到所述比较器中的至少一者，且将所述比较器输出信号锁存为与所述第一时钟信号同步以产生被锁存的输出信号。将此被锁存的输出信号转换为反馈模拟信号，并确定所述模拟信号与所述反馈模拟信号之间的差异。

主权项

一种设备，其包括：加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；积分器，其具有输入和输出，其中所述积分器的所述输入耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；跟踪与保持T/H电路，其具有输入和输出，其中所述T/H电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/H电路由所述第二时钟信号控制；以及数/模转换器DAC，其具有输入和输出，其中所述DAC的所述输入耦合到所述锁存器的所述输出，且其中所述DAC的所述输出耦合到所述加法器的所述第二输入。