[发明专利]包括I/O堆叠的系统以及用于制造此类系统的方法有效
| 申请号： | 201210132555.2 | 申请日： | 2012-03-09 |
| 公开（公告）号： | CN102684681A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 林翠佩;J·普洛夫斯基;陈意良;张德忠 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 刘春元;李浩 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及包括I/O堆叠的系统以及用于制造此类系统的方法。描述了包括输入/输出(I/O)堆叠的系统以及制造此系统的方法。在一个实施中，该方法包括堆叠包括I/O元件和排除逻辑元件的I/O管芯。同样在一个实施中，该方法还包括关于该I/O管芯堆叠集成电路管芯。该集成电路包括逻辑元件并且排除I/O元件。该I/O管芯与该集成电路管芯的分离提供了各种益处，诸如每个管芯的独立开发，以及相比于传统管芯在I/O管芯的I/O衬底上更多的用于I/O元件的空间。空间的增加允许集成电路管芯的新工艺代，其中增加数量的逻辑元件配合在集成电路管芯的衬底上的相同表面面积内。 | ||
| 搜索关键词： | 包括 堆叠 系统 以及 用于 制造 方法 | ||
【主权项】：
一种系统，包括：包括第一多个元件的I/O管芯，其中所述第一多个元件包括比逻辑元件多的I/O元件；以及与所述I/O管芯耦合的集成电路管芯，其中所述集成电路管芯包括第二多个元件，其中所述第二多个元件包括比I/O元件多的逻辑元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210132555.2/，转载请声明来源钻瓜专利网。
