[发明专利]基于FPGA的流水浮点乘累加方法有效
| 申请号： | 201210069005.0 | 申请日： | 2012-03-15 |
| 公开（公告）号： | CN102629189A | 公开（公告）日： | 2012-08-08 |
| 发明（设计）人： | 徐成;秦云川;张婷;肖雄仁;戚芳芳;周圣韬;文龙;李涛;张良;聂敏 | 申请（专利权）人： | 湖南大学 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52;G06F9/38 |
| 代理公司： | 湖南兆弘专利事务所 43008 | 代理人： | 赵洪;周长清 |
| 地址： | 410082 湖南省长沙市岳*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于FPGA的流水浮点乘累加方法，其步骤为：(1)输入需要进行乘累加计算的数量M；(2)将需要计算的M对32位二进制浮点数A、B依次输入浮点乘法器进行乘法运算，直至完成所有M对数据的运算；同时，将浮点乘法器的乘积结果与第一浮点加法器自身的加法结果连续输入到第一浮点加法器完成部分累加运算得到累加结果；(3)将所述步骤(2)得到的累加结果中的最后N级流水线的数据输入至第二浮点加法器中进行运算以得到整个乘累加过程的结果。本发明具有原理简单、通用性好、可提高运算速度等优点。 | ||
| 搜索关键词： | 基于 fpga 流水 浮点 累加 方法 | ||
【主权项】：
一种基于FPGA的流水浮点乘累加方法，其特征在于，步骤为：(1)输入需要进行乘累加计算的数量M；(2)将需要计算的M对32位二进制浮点数A、B依次输入浮点乘法器进行乘法运算，直至完成所有M对数据的运算；同时，将浮点乘法器的乘积结果与第一浮点加法器自身的加法结果连续输入到第一浮点加法器完成部分累加运算得到累加结果；(3)将所述步骤(2)得到的累加结果中的最后N级流水线的数据输入至第二浮点加法器中进行运算以得到整个乘累加过程的结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南大学，未经湖南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210069005.0/，转载请声明来源钻瓜专利网。
