[发明专利]基于FPGA的流水浮点乘累加方法

权利要求书

1.一种基于FPGA的流水浮点乘累加方法，其特征在于，步骤为：

(1)输入需要进行乘累加计算的数量M；

(2)将需要计算的M对32位二进制浮点数A、B依次输入浮点乘法器进行乘法运算，直至完成所有M对数据的运算；同时，将浮点乘法器的乘积结果与第一浮点加法器自身的加法结果连续输入到第一浮点加法器完成部分累加运算得到累加结果；

(3)将所述步骤(2)得到的累加结果中的最后N级流水线的数据输入至第二浮点加法器中进行运算以得到整个乘累加过程的结果。

2.根据权利要求1所述的基于FPGA的流水浮点乘累加方法，其特征在于，所述步骤(2)中的执行流程为：

(2.1)根据浮点乘法计算的流水特性，将外部要计算的数据直接连续输入到浮点乘法器中进行运算，并在乘积输出流水线数据有效的时候使能第一浮点加法器的使能信号；

(2.2)根据浮点加法计算的流水特性，将浮点乘法器的结果作为第一浮点加法器的一个数据，而第一浮点加法器自身的输出和作为另一个数据连续输入，不断完成加法的操作。

3.根据权利要求1所述的基于FPGA的流水浮点乘累加方法，其特征在于，所述步骤(3)中第二浮点加法器采用加法树，第二浮点加法器的流水线为7级，它的执行流程为：

(3.1)加法树的第一级：分别将6个数据划分为三组，在第1-3个周期输入第二浮点加法器；由于流水线为7级，因此在第8、9、10个周期的时候分别输出三组结果；

(3.2)加法树的第二级：在第10和11个周期的时候分别将步骤(3.1)中的三个结果和之前剩下的一个数据组成两组连续输入到第二浮点加法器进行运算，分别在第17、18个周期的时候输出两个结果；

(3.3)最后在第19个周期的时候将步骤(3.2)中的两个结果同时输入第二浮点加法器完成加法树的最后一级运算，在第26个周期的时候输出最终的累加结果。