[发明专利]一种斩波稳定西格玛-德尔塔调制器

摘要

模数转换器(ADC)有斩波稳定∑Δ调制器(SDM)。SDM使用开关电容积分器去取样、保持和积分模拟输入，以响应非重叠多相位时钟。在第一阶段积分器里的运算放大器的输入和输出上加入斩波乘法器。斩波乘法器交换或传输通过差分输入，以响应非重叠斩波时钟。主时钟运行在多相位时钟的频率上，该频率除降后产生斩波时钟。延迟线保证斩波时钟边沿出现在多相位时钟边沿之前。当多相位时钟发生变化时，斩波乘法器已经切换并因此稳定了，所以由多相位时钟控制的开关上的电荷注入不会立刻被斩波乘法器调制。这样的计时安排增加了时间去响应开关上的电荷注入，提高了线性特征。

主权项

一个斩波稳定∑Δ调制器，包括：模拟输入；第一取样保持积分模块，其接收所述模拟输入，并接收一差分反馈信号，所述第一取样保持积分模块有第一取样电容器和第一相位开关和第一差分输出；第一运算放大器，其有第一运算放大器差分输入和第一运算放大器差分输出；第一斩波乘法器，其连接在所述第一差分输出和第一运算放大器差分输入之间，第一斩波乘法器将第一差分输出传输到第一运算放大器差分输入上，以响应第一斩波时钟，第一斩波乘法器交换来自第一差分输出的差分信号而驱动第一运算放大器差分输入，以响应第二斩波时钟；第二斩波乘法器，其连接在第一运算放大器差分输出和一个中间差分信号之间，第二斩波乘法器将第一运算放大器差分输出传输到中间差分信号上，以响应第二斩波时钟，第二斩波乘法器交换来自第一运算放大器差分输出的差分信号以驱动中间差分信号，以响应第二斩波时钟；第二取养保持积分模块，其接收中间差分信号，并接收所述差分反馈信号，第二取养保持积分模块有第二取样电容和第二相位开关和第二差分输出；第二运算放大器，其接收所述第二差分输出并产生第二运算放大器差分输出；均衡器，其将第二运算放大器差分输出转换为二进制比特，以产生所述差分反馈信号作为所述斩波稳定∑Δ调制器的一个输出；第一相位时钟，其应用在所述第一相位开关和所述第二相位开关上；第二相位时钟，其应用在所述第一相位开关和所述第二相位开关上；时钟产生器，其产生第一斩波时钟和第二斩波时钟，作为有第二频率的非重叠时钟，其还产生第一相位时钟和第二相位时钟，作为有第一频率的非重叠时钟，第一频率是第二频率的倍数，所述时钟产生器产生的第一和第二斩波时钟的边沿出现在第一和第二相 位时钟边沿之前，第一相位时钟、第二相位时钟、第一斩波时钟、第二斩波时钟都在斩波时钟周期开始时变化；由此，在斩波时钟周期里，斩波时钟边沿是在相位时钟边沿之前产生的。