[发明专利]一种斩波稳定西格玛-德尔塔调制器

权利要求书

1.一个斩波稳定∑Δ调制器，包括：

模拟输入；

第一取样保持积分模块，其接收所述模拟输入，并接收一差分反馈信号，所述第一取样保持积分模块有第一取样电容器和第一相位开关和第一差分输出；

第一运算放大器，其有第一运算放大器差分输入和第一运算放大器差分输出；

第一斩波乘法器，其连接在所述第一差分输出和第一运算放大器差分输入之间，第一斩波乘法器将第一差分输出传输到第一运算放大器差分输入上，以响应第一斩波时钟，第一斩波乘法器交换来自第一差分输出的差分信号而驱动第一运算放大器差分输入，以响应第二斩波时钟；

第二斩波乘法器，其连接在第一运算放大器差分输出和一个中间差分信号之间，第二斩波乘法器将第一运算放大器差分输出传输到中间差分信号上，以响应第二斩波时钟，第二斩波乘法器交换来自第一运算放大器差分输出的差分信号以驱动中间差分信号，以响应第二斩波时钟；

第二取养保持积分模块，其接收中间差分信号，并接收所述差分反馈信号，第二取养保持积分模块有第二取样电容和第二相位开关和第二差分输出；

第二运算放大器，其接收所述第二差分输出并产生第二运算放大器差分输出；

均衡器，其将第二运算放大器差分输出转换为二进制比特，以产生所述差分反馈信号作为所述斩波稳定∑Δ调制器的一个输出；

第一相位时钟，其应用在所述第一相位开关和所述第二相位开关上；

第二相位时钟，其应用在所述第一相位开关和所述第二相位开关上；

时钟产生器，其产生第一斩波时钟和第二斩波时钟，作为有第二频率的非重叠时钟，其还产生第一相位时钟和第二相位时钟，作为有第一频率的非重叠时钟，第一频率是第二频率的倍数，所述时钟产生器产生的第一和第二斩波时钟的边沿出现在第一和第二相位时钟边沿之前，第一相位时钟、第二相位时钟、第一斩波时钟、

第二斩波时钟都在斩波时钟周期开始时变化；

由此，在斩波时钟周期里，斩波时钟边沿是在相位时钟边沿之前产生的。

2.如权利要求1所述的斩波稳定∑Δ调制器，其中在第一取样保持积分模块里的第一相位开关切换状态之前，在第二取样保持积分模块里的第二相位开关切换状态之前，第一斩波乘法器和第二斩波乘法器互换差分信号；

由此，斩波乘法器在相位开关状态变化之前是稳定的。

3.如权利要求2所述的斩波稳定∑Δ调制器，其中时钟产生器还包括：

主时钟，其运行在第一频率上；

时钟分频器，其接收主时钟并将主时钟分频而产生分频时钟；

第一非重叠时钟产生器，其接收主时钟，其产生第一相位时钟和第二相位时钟，其中第一相位时钟和第二相位时钟从不在同一时间处于活动状态；

第二非重叠时钟产生器，其接收主时钟，其产生第一斩波时钟和第二斩波时钟，其中第一斩波时钟和第二斩波时钟从不在同一时间处于活动状态。

4.如权利要求3所述的斩波稳定∑Δ调制器，其中第一非重叠时钟产生器还包括：

输入延迟，其用于延迟主时钟的边沿，保证第一相位时钟和第二相位时钟的边沿出现在由第二非重叠时钟产生器产生的第一斩波时钟和第二斩波时钟的边沿之后。

5.如权利要求2所述的斩波稳定∑Δ调制器，其中每个差分信号、差分输入、差分输出包括真线(true line)和补线(complement line)，还包括：

第一真积分电容器，其连接在第一运算放大器差分输入和第一运算放大器差分输出的真线之间；

第一补积分电容器，其连接在第一运算放大器差分输入和第一运算放大器差分输出的补线之间；

第二真积分电容器，其连接在第二运算放大器差分输入和第二运算放大器差分输出的真线之间；

第二补积分电容器，其连接在第二运算放大器差分输入和第二运算放大器差分输出的补线之间。