[发明专利]一种斩波稳定西格玛-德尔塔调制器

说明书

【技术领域】

本发明涉及西格玛-德尔塔调制器(sigma-delta modulator，以下简称∑Δ调制器)，特别涉及用于斩波稳定(chopper stabilization)放大器的计时时钟的改善。

【背景技术】

∑Δ调制器广泛用于消费电子音频设备和精密测量设备，如24比特音频模数转换器(ADC)。信号处理是在数字域而非模拟域进行的，随着半导体进程的提高，也就使得节电和性能提高得以实现。∑Δ调制器在一个很高的频率上对输入信号进行采样，并在一个很宽的频带上扩展噪声(spread noise)。这种超取样(over-sampling)和噪声整形(noise shaping)可以提供更高的线性和动态范围。

有时使用斩波稳定将噪声搬移到一个更高的频率上，然后在放大后去除噪声。在第一阶段放大器的输入之前加入一个乘法器，而在第一阶段放大起的输出上加入第二个乘法器。这些乘法器由一个斩波时钟(chopping clock)来控制。输入信号被第一乘法器调制搬移到斩波时钟的奇次谐波上。在放大器输入上的不想要的噪声仍然在一个低频上。在噪声和谐波放大后，第二乘法器将信号从奇次谐波搬回到低频带上，同时将放大的低频噪声调制搬移到它能被滤除的谐波上。因此在低频带上的信号去除了不想要的噪声。

图1是一个斩波稳定∑Δ调制器的示意图。图1是发明人想到的一个系统的方框图，不是现有技术。差分输入信号VINP、VINN是模拟信号，输入到取样保持积分模块120。非重叠相位时钟P1、P2控制取样保持积分模块120内的开关，在P1时连接模拟输入VINP、VINN到取样电容，在P2时断开该模拟输入并适用反馈到该取样电容。取样电容在P2时驱动取样保持积分模块120的输出，但是在P1时与该输出隔离。P1即是取样阶段，而P2是积分阶段。

第一阶段放大器140因为增加的输入斩波器132和输出斩波器134而稳定。当斩波时钟C2处于活动状态(active)时，斩波器132、134交换该差分信号，但是当C1处于活动状态(active)时，则让该差分信号通过。斩波时钟C1、C2是非重叠的并在一个比相位时钟P1、P2更低的频率上运行。

积分电容(图中未显示)也可以加在输入斩波器132、第一阶段放大器140和输出斩波器134的附近。第二阶段取样保持积分模块122和第二阶段放大器142以类似的方式运行，但是没有斩波器在第二阶段放大器142旁。量化器14(quantizer)是一个1-比特量化器、微分器、德尔塔函数(delta function)、比较器、或者单比特数模转换器(DAC)，其产生差分输出OUTP、OUTN反馈回到取样保持积分模块120、122。

高精度∑Δ调制器为了有更好的线性，取样保持积分模块120内的开关需要更大的导通电阻Ron(on-resistance)。对开关使用稍微大点的晶体管就可以达到较大的Ron。但是，这些较大的晶体管也会有较大的电容值，因此当接通时，它们的沟道下就会有更多的电荷。当晶体管开关断开时，有一些电荷会推入到源极(source)节点和漏极(drain)节点。较大的Ron需要较大的栅极尺寸(gate size)，因此有更多的电荷被推入源极节点和漏极节点。

当取样保持积分模块120内的晶体管开关断开时，如在P1或P2结束时，注入电荷150就是不想要的被推入源极节点和漏极节点的电荷。这些注入电荷150通过输入斩波器132，在第一阶段放大器140的输入上产生电压尖峰。然后这些电压尖峰被第一阶段放大器140放大，导致产生错误的偏移，其会反馈回并通过第二阶段放大器142而到达输出。

注入电荷150可能就在斩波时钟C1、C2切换之前被注入，产生错误的斩波稳定。当电荷注入发生在一个关键时刻，刚好在斩波时钟切换之前，这样会加入杂散信号(spurs)到信号频带上。

图2显示一个传统的斩波时钟计时时间安排，当刚好在斩波时钟切换之前P2时钟断开，这会产生电压尖峰。相位时钟P1、P2是非重叠的，它们控制取样保持积分模块120(图1)内的取样和积分。斩波时钟C1、C2也是非重叠的，但是在一个已除降的(divided-down)频率上运行，如在相位时钟P1、P2频率的1/2或1/4频率上运行。