[发明专利]预测深亚微米集成电路互连线全开路缺陷电压值的方法

摘要

本发明公开了一种预测深亚微米集成电路互连线全开路缺陷电压值的方法，该方法在芯片设计阶段准确而高效地确定互连线全开路缺陷点的电压。包括以下步骤：首先建立第一个电压预测模型。在此基础上建立第二个电压预测模型。然后，对疑似存在开路缺陷的金属线，提取它周围信号线的耦合电容值，利用第二个电压预测模型计算出电压逻辑。在可测性设计的自动测试向量生成步骤中，加载与计算出的电压逻辑相反的测试向量，若观测到的开路电压逻辑等于由第二个电压预测模型得到的计算值，则说明此处有全开路缺陷。本发明的有益效果是：建立准确而且在工程上有可行性意义的两个电压模型；并且提出将两个模型结合使用的完整方法。

主权项

1.预测深亚微米集成电路互连线全开路缺陷电压值的方法，其特征在于：(1)建立第一个电压预测模型：Vfloating=Σi=08Vi+Vtrap=[Σi=08(Vi1-Vi0)]+Vtrap]]>={Σi=08[Ki*(C1_f)i-Ki*(C0_f)i]}+Vtrap---(1)]]>公式(1)中V_floating为开路缺陷点的电压值，以毫伏为单位；V_i为单根相邻信号线在开路点感应出的电压变化值；表示为某一根相邻信号线由低电平向高电平跳变而在开路点感应出的电压变化值；表示为同一时刻另一根相邻信号线由高电平向低电平跳变而在开路点感应出的电压变化值；V_trap表示浮空金属线上累积电荷效应对电压的影响；C_{1_f}表示开路金属与该时刻逻辑值跳变为高电平的信号线间的耦合电容；C_{0_f}表示开路金属与该时刻逻辑值跳变为低电平的信号线间的耦合电容；公式中的标号“i”表征与开路缺陷紧密相邻的周围信号线的标号，“i”不包含发生开路缺陷的信号线本身；K_i为对应不同相邻情况耦合电容的线性化系数；(2)建立第二个电压预测模型：Ci1=CVdd_f+ΣC1_f---(3)]]>Ci0=CVss_f+ΣC0_f---(4)]]>Ctotal=Ci1+Ci0---(5)]]>公式(2)中V_floating为开路缺陷点的电压逻辑值：0和1分别表示低电压和高电压；在公式(2)～(5)中，将相邻的电源线、地线与开路金属间的耦合电容也计入计算：电容C_{Vdd_f}表示开路金属与相邻电源线Vdd间的耦合电容；C_{Vss_f}表示开路金属与相邻地线Vss间的耦合电容；C_{1_f}表示开路金属与该时刻逻辑值跳变为高电平的信号线间的耦合电容；C_{0_f}表示开路金属与该时刻逻辑值跳变为低电平的信号线间的耦合电容；是电压逻辑为高电平的线的耦合电容值之和；是电压逻辑为低电平的线的耦合电容值之和；C_total是总耦合电容值；是为定义的高电平百分比门限，以为例：高于75％倍电源电压即为高电平；为定义的低电平百分比门限，以为例：低于25％倍的电源电压即为低电平；(3)提取待测疑似存在开路缺陷的金属线周围信号线的耦合电容值，利用第二个电压预测模型计算出电压逻辑；在可测性设计的自动测试向量生成步骤中，加载测试向量，使得疑似存在开路缺陷的金属线的输入端电压逻辑与计算出的电压逻辑相反，若观测到的开路电压逻辑确实等于公式(2)的计算值，则说明此处有全开路缺陷。