[发明专利]基于BURST和流水线的CPU和FPGA接口方法有效
| 申请号： | 201110315468.6 | 申请日： | 2011-10-18 |
| 公开（公告）号： | CN102508798A | 公开（公告）日： | 2012-06-20 |
| 发明（设计）人： | 陈庆旭;叶品勇;魏建功;余华武 | 申请（专利权）人： | 国电南京自动化股份有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 南京纵横知识产权代理有限公司 32224 | 代理人： | 董建林 |
| 地址： | 210009 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于BURST和流水线的CPU和FPGA接口方法，适合用于CPU和FPGA需要有大量数据进行交互的各种场合。其特征在于：主要是CPU采用了BUSRT方式对FPGA进行读写，在FPGA采用了内部地址寄存器的方式，实际的读写地址采用的是FPGA内部地址寄存器。本发明解决了现有技术中CPU和FPGA之间有大量的数据需要进行交互，但是两者之间的交换效率较低，不能满足实际使用需要的问题，提出了一种CPU采用BURST方式结合流水线技术对FPGA进行读写的方法，采用这种方式能够大大的降低了CPU读写FPGA所需要的时间，提高CPU读写FPGA的效率。 | ||
| 搜索关键词： | 基于 burst 流水线 cpu fpga 接口 方法 | ||
【主权项】：
一种基于BURST和流水线的CPU和FPGA接口方法，其特征在于：包括以下步骤：（1）、CPU对FPGA采用BURST的方式进行读写，采用这种方式后，CPU能够对FPGA进行连续多次读写；（2）、在FPGA内部采用了内部地址寄存器的方式，在CPU开始读写的时候，FPGA把当前的读写地址锁存到FPGA内部的地址寄存器中；（3）、对于读操作，FPGA在当前读周期完成之前，自动把地址寄存器的值加1，输出下一个数据；对于写操作，则在当前写周期完成后，把地址寄存器的值加1；（4）、在后面的过程中，每个时钟周期，FPGA都把地址寄存器自动加1。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国电南京自动化股份有限公司，未经国电南京自动化股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110315468.6/，转载请声明来源钻瓜专利网。
