[发明专利]用于写入任意字节数据的FIFO的写入数据处理装置

摘要

本发明涉及一种用于写入任意字节数据的FIFO的写入数据处理装置、用于写入任意字节数据的FIFO的写入数据处理方法、从FIFO读出任意字节数据的读数据处理装置及方法中，写入数据处理通过对待写入数据进行移位、拼接处理，将所有待写入数据中的有效字节按顺序放置在一起写入FIFO，避免了FIFO存储的数据帧中产生气泡，使得任意长度的数据可都写入一块FIFO；读数据处理通过添数据、扣数据、顶移位及锁存处理，能够根据读数据的长度要求，读出任意字节长度的数据，实现了采用一块FIFO进行任意长度的数据的存储，同时，避免了大量消耗FPGA内部的RAM资源。

主权项

一种用于写入任意字节数据的先进先出FIFO的写入数据处理装置，其特征在于，包括：写入数据引脚，用于接收待写入数据；数据有效标识引脚，用于接收用于标识所述写入数据引脚接收的待写入数据有效的有效标识；有效字节数引脚，用于接收所述写入数据引脚接收的待写入数据的有效字节数；加法器，第一输入端与所述有效字节数引脚相连；第一延迟寄存器，输入端与所述加法器的输出端相连；残余字节数存储器，输入端与所述第一延迟寄存器输出端的低p位相连，输出端与所述加法器的第二输入端相连，p为自然数；移位模块，控制端与所述残余字节数存储器的输出端相连，输入端与所述写入数据引脚相连，用于在所述残余字节数存储器中存储的残余字节数的控制下，将当前时钟下所述写入数据引脚接收的待写入数据中从最低位开始的n个有效字节移位到残余寄存器中，n等于q减去在所述残余字节数存储器中存储的残余字节数，q＝2p；所述残余寄存器，输入端与所述移位模块的输出端相连；拼接模块，第一输入端与所述写入数据引脚相连，第二输入端与所述残余寄存器的输出端相连，控制端与所述残余字节数存储器的输出端相连，用于在所述残余字节数存储器中存储的残余字节数的控制下，将所述写入数据引脚接收的当前数据的最高位开始的有效字节移位到所述残余寄存器存储的上一时钟数据拼接后残余的有效字节后续的低位部分，拼接为一个至少q字节的数据，并将所述拼接得到的数据与拼接得到的数据的有效字节数绑定写入FIFO；与门，第一输入端与所述数据有效标识引脚反相相连，第二输入端与所述残余字节数存储器的输出端相连；或门，第一输入端与所述与门的输出端相连，第二输入端与所述第一延迟寄存器输出端的最高位相连，输出端与所述FIFO相连，输出写使能信号给 所述FIFO。