[发明专利]一种工作于线性模式APD阵列的主动成像读出电路

摘要

一种工作于线性模式APD阵列的主动成像读出电路，设有探测器、高压保护电路、注入电路、比较器及电压保持电路，探测器输出与高压保护电路的输入连接，高压保护电路的输出与注入电路的输入连接，注入电路的输出与比较器电路的输入连接，比较器电路的输出与电压保持电路的输入连接，电压保持电路的输出连接注入电路及后续处理缓冲器电路，注入电路的输出还连接后续处理缓冲器电路。

主权项

一种工作于线性模式APD阵列的主动成像读出电路，其特征在于：设有探测器、高压保护电路、注入电路、比较器及电压保持电路，探测器输出与高压保护电路的输入连接，高压保护电路的输出与注入电路的输入连接，注入电路的输出与比较器电路的输入连接，比较器电路的输出与电压保持电路的输入连接，电压保持电路的输出连接注入电路及后续处理缓冲器电路，注入电路的输出还连接后续处理缓冲器电路，其中：探测器系雪崩光电二极管APD，将光信号转换成电流信号，高压保护电路设有N型高压NMOS管N1，雪崩光电二极管的正极接第一偏置电压，雪崩光电二极管的负极接NMOS管N1的漏极， NMOS管N1的栅极接第二偏置电压；注入电路设有5个N型NMOS管N2～ N6、3个P型PMOS管P1～P3及1个积分电容，NMOS管N2的栅极和漏极、NMOS管N4的栅极以及NMOS管N3的栅极连接在一起并与短路保护电路的NMOS管N1的源极连接，NMOS管N2的源极、NMOS管N5的源极以及积分电容的一端接地，NMOS管N4的漏极、NMOS管N3的漏极、PMOS管P2的源极以及PMOS管P3的源极与PMOS管P1的漏极连接在一起，为注入电路的输出信号端，PMOS管P1的源极连接复位电压，PMOS管P1的栅极和PMOS管P3的栅极分别连接第一时钟信号，NMOS管N4的源极与NMOS管N6的漏极连接，NMOS管N6的源极、NMOS管N5的漏极与NMOS管N3的源极连接在一起，NMOS管N6的栅极连接第二时钟信号，NMOS管N5的栅极连接积分信号， PMOS管P2的漏极及PMOS管P3的漏极与积分电容的另一端连接在一起；比较器设有5个N型NMOS管N7～ N11及5个P型PMOS管P4～P8；PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极以及PMOS管P8的源极相互连接并接VDD，PMOS管P4的栅极、PMOS管P5的栅极和漏极、PMOS管P7的栅极以及NMOS管N8的漏极连接在一起，PMOS管P4的漏极、PMOS管P8的栅极、PMOS管P6的源极相互连接在一起，PMOS管P6的栅极和漏极与NMOS管N7的漏极连接在一起，NMOS管N7的源极、NMOS管N9的漏极与NMOS管N8的源极连接在一起，NMOS管N9的栅极连接第三偏置电压，NMOS管N9的源极、NMOS管N10的源极以及NMOS管N11的源极连接在一起并接地，PMOS管P8的漏极连接NMOS管N11的漏极，NMOS管N7的栅极连接注入电路的输出信号端，NMOS管N8的栅极连接第四偏置电压，PMOS管P7的漏极、NMOS管N10的栅极和漏极以及NMOS管N11的栅极连接在一起；电压保持电路设有一个PMOS管P9、2个NMOS管N12及N13、2个反相器及1个保持电容，PMOS管P9的源极接VDD，PMOS管P9的栅极与比较器中PMOS管P8的漏极及NMOS管N11的漏极连接在一起，PMOS管P9的漏极、NMOS管N12的漏极、第一反相器的输入端以及第二反相器的输出端连接在一起，第一反相器的输出端以及第二反相器的输入端与NMOS管N13的栅极连接在一起并与注入电路中PMOS管P2的栅极连接，NMOS管N13的源极连接保持电容的一端，保持电容的另一端及NMOS管N12的源极均接地，NMOS管N12的栅极连接第三时钟信号，NMOS管N13的漏极连接一个斜坡电压信号；电压保持电路输出端为N13的源极与后续处理缓冲器电路连接。