[发明专利]一种后栅极单晶体管动态随机存储器的制作方法

摘要

本发明公开了一种后栅极单晶体管动态随机存储器的制备方法，以解决现有技术中工艺缺乏可制造性的问题，提出一种更具可制造性设计（DFM，Design for Manufacturability）的绝缘体上硅后栅极晶体管动态随机存储器（SOI Gate-last 1T DRAM）的制备方法，适用于45nm及以下代的HKMG（高介电常数氧化层+金属栅）后栅（Gate-last）工艺的集成电路制备中。使用本发明一种后栅极单晶体管动态随机存储器的制作方法，通过实现不同于常规CMOS工艺的栅源，有效地消除GIDL（栅极感应漏极漏电）效应或者BTBT（带与带之间的隧道穿透）效应，从而抑制漏电，加快充电速率，增大保持时间（retention time）。

主权项

一种后栅极单晶体管动态随机存储器的制作方法，在一绝缘体上硅基板中形成有通过后栅极工艺制成的包含一晶体管的后栅极高介电常数MOS结构，晶体管的漏极和源极分别与晶体管栅槽存在叠加区域，其特征在于，包括以下步骤：步骤a：进行湿法刻蚀，将上述晶体管器件的晶体管栅槽内的样本栅去除，其中，高介电层和金属氧化物介电材料层既可以在制备样本栅时预先制备，也可以在去除样本栅后制备；    步骤b：晶体管栅槽内的倾斜一定的角度进行倾斜离子注入，并且自动对准注入于金属氧化物介电材料层，增大栅槽处的功函数，以使得晶体管栅槽下方的扩散区域反型为与该晶体管的阱区相同的掺杂类型。