[实用新型]集成电路芯片测试平台上并行/交叉走线转换结构

摘要

本实用新型涉及一种集成电路芯片测试平台上并行/交叉走线转换结构，测试平台上设置有分别与第一信号走线、第二信号走线、第三信号走线和第四信号走线位置对应的第一信号端子、第二信号端子、第三信号端子和第四信号端子，第一信号走线与第一信号端子连接，第二信号走线与第二信号端子连接，第三信号走线与第四信号端子连接，第四信号走线与第三信号端子连接，第一选择连接元件将第一信号端子选择性地与第二信号端子或第三信号端子连通，第二选择连接元件将第四信号端子选择性地与第三信号端子或第二信号端子连通。采用该种结构的集成电路芯片测试平台上并行/交叉走线转换结构，设计巧妙，结构简单，操作方便，性能稳定可靠，适用范围较为广泛。

主权项

一种集成电路芯片测试平台上并行/交叉走线转换结构，包括设置于测试平台上的第一信号走线、第二信号走线、第三信号走线和第四信号走线，其特征在于，所述的测试平台上还设置有分别与所述的第一信号走线、第二信号走线、第三信号走线和第四信号走线位置相对应的第一信号端子、第二信号端子、第三信号端子和第四信号端子，所述的第一信号走线与所述的第一信号端子相连接，所述的第二信号走线与所述的第二信号端子相连接，所述的第三信号走线与所述的第四信号端子相连接，所述的第四信号走线与所述的第三信号端子相连接，所述的转换结构中还包括第一选择连接元件和第二选择连接元件，所述的第一选择连接元件将所述的第一信号端子选择性地与第二信号端子或者第三信号端子相连通，所述的第二选择连接元件将所述的第四信号端子选择性地与第三信号端子或者第二信号端子相连通。