[发明专利]具有光遮蔽性的多重金属内连线结构及其制作方法有效

专利信息
申请号: 200710005384.6 申请日: 2007-02-14
公开(公告)号: CN101246843A 公开(公告)日: 2008-08-20
发明(设计)人: 刘彦秀 申请(专利权)人: 联华电子股份有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L23/522;H01L27/146
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波
地址: 中国台湾新竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 制作多重金属内连线的方法包括提供具有像素阵列区与逻辑电路区的基底,于基底上形成第一介电层并进行第一金属化工艺以形成第一图案化金属层与第二图案化金属层,形成第二介电层并进行第二金属化工艺以形成第三图案化金属层与第四图案化金属层,第四与第二图案化金属层的图案是交错设计以完全遮蔽逻辑电路区,及沉积介电层。
搜索关键词: 有光 遮蔽 多重 金属 连线 结构 及其 制作方法
【主权项】:
1. 一种制作具有光遮蔽性的多重金属内连线结构的方法,该方法至少包括下列步骤:提供基底,且该基底表面定义有像素阵列区域与逻辑电路区域;于该基底上形成第一介电层;于该第一介电层上进行第一金属化工艺,以于该像素阵列区域与该逻辑电路区域上方分别形成第一图案化金属层以及第二图案化金属层;于该第一图案化金属层、该第二图案化金属层与该第一介电层上形成第二介电层;于该第二介电层上进行第二金属化工艺,以于该像素阵列区域与该逻辑电路区域上方分别形成第三图案化金属层以及第四图案化金属层,且该第四图案化金属层的图案与该第二图案化金属层的图案为交错设计,并完全遮蔽该逻辑电路区域;以及于该第三图案化金属层与该第四图案化金属层上沉积平坦化介电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710005384.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top