[发明专利]具有增加电容的嵌入式DRAM及其制造方法无效
申请号: | 200680005108.3 | 申请日: | 2006-02-15 |
公开(公告)号: | CN101142671A | 公开(公告)日: | 2008-03-12 |
发明(设计)人: | 韦罗妮克·德容厄;奥德丽·贝尔特洛特 | 申请(专利权)人: | NXP股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种嵌入式DRAM存储器件包括一个或更多柱形单元电容器。将接触柱(25)设置在衬底(10)上的PMD层(27)中,并且通过在接触柱(25)上沉积终点停止层(40)、然后在PMD层(27)上设置的氧化物层(60)中形成第二接触沟槽(62)来形成电容器的下电极(或存储模式电极)。第二接触沟槽(62)与相应的接触柱(25)对齐,并且例如填充有加上钨的阻挡材料。在接触沟槽(62)的位置处将氧化物层(60)选择性地刻蚀至终点停止层(40)。沿第一接触柱(25)的长度刻蚀终点停止层并且随后刻蚀PMD层(27),以便形成沟槽(62)。最后,将第二接触沟槽(62)中的钨选择性地刻蚀穿过阻挡层,以便在第二沟槽(62)的内壁和底部上留下例如TiN的阻挡层(64)。 | ||
搜索关键词: | 具有 增加 电容 嵌入式 dram 及其 制造 方法 | ||
【主权项】:
1.一种在衬底(10)上形成电容器的方法,所述电容器包括第一和第二电极,在第一和第二电极之间具有电介质材料,所述方法包括:在所述衬底(10)上设置的第一材料层(27)中形成导电接触柱(25);通过在电容器孔(62)内部形成导电材料栓塞来形成所述第一电极,该电容器孔(62)被设置在所述第一材料层(27)上方设置的第二材料层(60)中,所述电容器孔(62)与所述导电接触柱(25)对齐;沿所述电容器孔(62)的侧壁在所述第二材料层中选择性地刻蚀沟槽(63),并且沿所述导电接触柱(25)的侧壁的至少一部分延伸所述沟槽穿过所述第一材料层;以及部分地刻蚀所述导电材料栓塞以便在所述电容器孔的侧壁上留下导电材料层(64)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司,未经NXP股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200680005108.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种复费率网络监控电力仪表的软件设计方法
- 下一篇:可升降散货漏斗
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造