[发明专利]高速视频处理接口控制器及其处理方法

摘要

本发明公开了一种高速视频处理接口控制器及其设计方法，由输入缓存(Input Buffer)、输出缓存(Output Buffer)，读请求(Read Beg)，写请求(WriteBeg)，SDRAM命令产生(SDRAM Command Gnerator)，仲裁(Arbitrate)，地址产生(Address Generator)及地址映射(Address Map)几部分功能模块组成。片外帧存储器存贮了视频处理所需要的几帧图像，接口中的输入、输出缓存在芯片内的处理部分与芯片外的SDRAM帧存储器之间形成数据交换接口，芯片外SDRAM的读写操作的发生是通过“被动呼唤”的设计策略完成的。在运动估计的算法实现中：(1)只与每一执行的时间循环同步，即同步于每一新帧的开始；(2)数据输入和输出的次序一定且不变；(3)在同一时间内需要得到2帧的视频数据；采用本发明能够使帧存储器存取功耗的降低。

主权项

1.一种高速视频处理接口控制器，其特征在于，高速视频处理接口控制器由输入缓存模块[1]、输出缓存模块[2]，写请求模块[3]，读请求模块[4]，SDRAM命令产生模块[5]，仲裁模块[6]，地址产生模块[7]及地址映射模块[8]组成；输入缓存模块[1]与写请求模块[3]连通，输出缓存模块[2]与读请求模块[4]连通，读、写请求模块与仲裁模块[6]相连，仲裁模块[6]分别与相互连接的SDRAM命令产生模块[5]、地址产生模块[7]互连；SDRAM命令产生模块[5]、地址产生模块[7]分别和片外帧存储器连接；片外帧存储器存贮了视频处理所需要的几帧图像，接口中的输入、输出缓存在芯片内的处理部分与芯片外的SDRAM帧存储器之间形成数据交换接口，芯片外SDRAM的读写操作的发生是通过写请求模块[3]通过检测输入缓存的堆栈深度，产生写“呼叫”；写请求模块[4]的“呼叫”发生在输入缓存存储的数据要大于Lburst；其中Lburst表示读出或读入SDRAM中的数据个数；同理，读请求模块[3]通过检测输出缓存[2]的堆栈深度，产生读“呼叫”；读请求模块[3]的“呼叫”发生在输入缓存存储的数据要小于(Lbuffer-Lburst)，其中Lbuffer表示输入和输出缓存的长度；仲裁模块[6]通过对读、写“呼叫”进行仲裁，产生相应的允许读写信号，激励SDRAM命令产生模块和地址产生模块产生相应的SDRAM命令和地址。