“S·佩勒拉诺”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]用于控制具有共享通道的多个量子比特的有效脉冲整形-CN202110973891.9在审
发明人： S·佩勒拉诺;J·P·G·范迪克;B·帕特拉;M·巴贝;F·塞巴斯蒂亚诺;E·沙邦 -专利权人：英特尔公司
申请日： 2021-08-24 - 公布日： 2022-03-29 - 主分类号： G06N10/00 文献下载
摘要：公开了量子电路组合件，其采用主动脉冲整形以便能够利用在共享信号传播通道上传播的信号脉冲来控制多个量子比特的状态。示例量子电路组合件包括量子电路部件，其包括与用于控制第一量子比特的状态的第一频率相关联的第一量子比特，以及与用于控制第二量子比特的状态的第二频率相关联的第二量子比特。共享传输通道被耦合到第一和第二量子比特。所述组合件进一步包括信号脉冲生成电路，其被配置成生成将在共享传输通道上传播的信号脉冲，所述信号脉冲用于控制第一量子比特的状态，其中信号脉冲具有在第一频率处的中心频率、包括第二频率的带宽、以及在第二频率处的凹陷。
用于控制具有共享通道量子比特有效脉冲整形

[发明专利]相位调制系统和方法-CN201980044689.9在审
发明人： A·阿格拉沃尔;S·佩勒拉诺;P·萨加齐奥;Y·王 -专利权人：苹果公司
申请日： 2019-04-11 - 公布日： 2021-04-23 - 主分类号： G11C7/22 文献下载
摘要：在相位调制方法中，可基于时钟信号顺序地生成启用信号以生成启用信号序列，并且基于该启用信号序列和数字位值使信号延迟从延迟单元生成的延迟值。相位调制器可包括第一延迟电路，该第一延迟电路被配置为：基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及基于该第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；以及第二延迟电路，该第二延迟电路被配置为：基于第二延迟值延迟该第一延迟时钟信号以生成第二延迟时钟信号；以及基于该第二延迟时钟信号延迟该第一延迟载波信号以生成第二延迟载波信号。
相位调制系统方法

[发明专利]利用宽频率采集的亚采样锁相环路(SSPLL)-CN201980056147.3在审
发明人： S·昆杜;S·佩勒拉诺;A·阿格拉沃尔 -专利权人：苹果公司
申请日： 2019-07-24 - 公布日： 2021-04-09 - 主分类号： H03L7/091 文献下载
摘要：本发明公开了一种具有锁频环路(FLL)和锁相环路(PLL)的亚采样器锁相环路(SSPLL)系统。该FLL被配置为检测锁相环路(PLL)输出信号和参考频率之间的频率变化，在检测到该频率变化时自动生成脉冲校正信号，并且将该脉冲校正信号施加到电压控制振荡器(VCO)控制电压。该PLL被配置为基于该VCO控制电压生成该PLL输出信号。
利用宽频采集采样环路 sspll

[发明专利]使用时间和幅度的直接数字频率生成-CN201410852843.4有效
发明人： H·拉克达瓦拉;A·拉维;O·德加尼;B-U·克勒普塞;Z·布斯;G·帕拉斯卡斯;S·佩勒拉诺;P·马多格里奥 -专利权人：英特尔IP公司
申请日： 2014-11-21 - 公布日： 2018-11-23 - 主分类号： H04L25/03 文献下载
摘要：本发明涉及使用时间和幅度的直接数字频率生成。本申请除其他之外，讨论了用于在多个无线设备之间共享本地振荡器的装置和方法。在某些示例中，装置可以包括：中心频率合成器，其被配置成提供具有第一频率的中心振荡器信号；第一发射机，该第一发射机包括第一传输数字到时间转换器(DTC)，其被配置成接收中心振荡器信号并且提供具有第二频率的第一发射机信号；以及第一接收机，该第一接收机包括第一接收DTC，其被配置成接收中心振荡器信号并且提供具有第一接收频率的第一接收机信号。
使用时间幅度直接数字频率生成

[发明专利]数字分数分频器-CN201180074633.1在审
发明人： K·钱德拉斯舍卡;S·佩勒拉诺 -专利权人：英特尔公司
申请日： 2011-10-01 - 公布日： 2014-08-27 - 主分类号： H03K21/00 文献下载
摘要：一种数字分数分频器，用于分数分频数字频率信号，其可以包括多个时钟分频计数器模块、多个采样模块，以及求和模块。多个时钟分频计数器模块每个都可以接收输入时钟信号，其与剩余多个输入时钟信号有相移。各时钟分频计数器模块可以从接收的输入时钟信号产生长周期脉冲。每个采样模块可以耦合到多个时钟分频计数器模块中的一个的输出，并且可以从长周期脉冲产生短周期脉冲。求和模块可以对多个短周期脉冲进行求和，以产生分数频率时钟信号。
数字分数分频器