“M·加尔吉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]使用预处理电路的电压电平移位器与相关系统和方法-CN201680029311.8有效
发明人： R·K·纳德卡尔尼;S·E·李莱斯;M·加尔吉 -专利权人：高通股份有限公司
申请日： 2016-05-12 - 公布日： 2021-07-23 - 主分类号： H03K3/012 文献下载
摘要：本发明公开了使用预处理电路(102)的电压电平移位器(100)。还公开了相关系统和方法。在一个方面中，电压电平移位器(100)经配置以产生分别对应于非补码输入信号(110)和补码输入信号(108)的经电压电平移位的非补码输出信号和补码输出信号。第一上拉电路(112)经配置以响应于非补码输入信号(106)转变成逻辑低电压而产生补码输出信号(104)。第一下拉电路(116)经配置以响应于补码输入信号(108)转变成逻辑高电压而产生非补码输出信号(110)。第一预处理电路(102)经配置以接收非补码输出信号(110)和补码输出信号(104)，并响应于非补码输出信号(110)转变成逻辑低电压而产生并向补码输出(104)提供经移位电压信号。这允许所述补码输出信号(104)更快速地转变成所述经移位电压。
使用预处理电路电压电平移位相关系统方法

[发明专利]电压电平移位器电路、电压电平移位方法和存储器系统-CN201780056473.5有效
发明人： M·加尔吉 -专利权人：高通股份有限公司
申请日： 2017-08-25 - 公布日： 2020-08-28 - 主分类号： H03K19/0185 文献下载
摘要：本公开涉及电压电平移位器电路、电压电平移位方法和存储器系统。电压电平移位器VLS电路被配置成使处于较低电压域中的输入信号电压电平移位于处于较高电压域中的输出节点上。VLS电路包含被配置成在预充电阶段预充电输出节点的预充电电路。VLS电路还包含上拉电路和下拉电路，其被配置成在评估阶段基于输入信号的逻辑状态分别上拉和下拉输出节点的预充电阶段以产生输出信号。为缓解或避免在评估阶段中在上拉电路和下拉电路之间的争用，预调节输入信号以便响应于预充电阶段去启动下拉电路。
电压电平移位电路方法存储器系统

[发明专利]在电力轨控制系统中提供电流跨导保护-CN201680021277.X有效
发明人： Y·N·科拉;N·S·纳特卡尔;M·加尔吉 -专利权人：高通股份有限公司
申请日： 2016-04-15 - 公布日： 2020-07-10 - 主分类号： H02J1/10 文献下载
摘要：本发明揭示包含电力多路复用电路的电力轨控制系统，所述电力多路复用电路包含跨电流传导保护。电力多路复用电路包含供应选择电路，其各自耦合在相应的供应电力轨与耦合到受电电路的输出电力轨之间。为了在切换所述输出电力轨的耦合期间，维持到所述受电电路的电力，但同时还避免供应电力轨之间的电流跨导路径，在供应选择电路中提供二极管压降控制电路。在二极管压降操作模式下，与较高电压供应电力轨相关联的所述二极管压降控制电路经配置以调节由此类供应电力轨供应到所述输出电力轨的电压，来为所述受电电路供电。不形成电流跨导路径，因为与较低电压供应电力轨相关联的二极管压降控制电路反向偏置，以防止电流流经其相关联的供应选择电路。
电力控制系统提供电流保护

[发明专利]存储器系统中用以支持同时存储器读取和写入操作的单独读取和写入地址解码-CN201780057336.3有效
发明人： M·加尔吉 -专利权人：高通股份有限公司
申请日： 2017-09-05 - 公布日： 2019-12-24 - 主分类号： G11C7/10 文献下载
摘要：本发明揭示提供单独读取和写入地址解码以支持同时存储器读取和写入操作的存储器系统。分离读取和写入地址解码在即使采用单端口存储器位单元的情况下也可避免同时存储器读取和写入操作的电路冲突。将相应读取和写入操作的读取和写入地址单独地解码为经驱动到存储器阵列的读取和写入行和列选择，以使得同时读取和写入操作不会彼此影响。为了避免同时读取和写入操作的电路冲突，所述存储器系统经配置以将写入行选择优先于读取行选择以驱动所述存储器阵列中的一行存储器位单元。以此方式，无论所述读取和写入行选择是否是针对同一行，写入操作都将始终是成功的。
读取写入操作解码写入地址存储器读取存储器系统写入存储器阵列行选择电路存储器位单元单端口存储器驱动单独地读取行列选择位单元冲突配置成功

[发明专利]在基于处理器的系统中提供对存储器阵列故障的高效处置-CN201780062864.8在审
发明人：托马斯·菲利普·施派尔;维伦·拉梅什·帕特尔;迈克尔·潘;M·加尔吉;凯文·马吉尔;保罗·斯坦梅茨;克林特·芒福德;K·萨克塞纳 -专利权人：高通股份有限公司
申请日： 2017-09-29 - 公布日： 2019-06-14 - 主分类号： G11C29/44 文献下载
摘要：本发明揭示了在基于处理器的系统中提供对存储器阵列故障的高效处置。在这点上，在一个方面中，基于处理器的装置的存储器控制器被配置成检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。作为响应，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述存储器控制器接收对与所述存储器元件对应的存储器地址的存储器存取请求，并且基于一或多个停用寄存器，确定是否停用所述存储器元件。如果是，那么所述存储器控制器不允许所述存储器存取请求。一些方面可提供所述存储器控制器响应于检测到所述缺陷，将故障指示提供到执行过程，并且随后从所述执行过程接收对设置所述停用寄存器的请求。
存储器元件停用存储器控制器存储器阵列寄存器处理器存储器存取请求存储器地址寄存器设置故障指示响应检测配置

[发明专利]具有单端输入的N位比较逻辑-CN201680044666.4在审
发明人： M·加尔吉;R·阿代卡拉万 -专利权人：高通股份有限公司
申请日： 2016-07-12 - 公布日： 2018-03-27 - 主分类号： G06F7/02 文献下载
摘要：本发明揭示的系统和方法涉及第一数字和第二数字的比较。比较器接收可为n位宽的第一和第二单端输入(即，未以差分格式表示)，其中所述第一输入是所述第一数字的反转版本且所述第二输入是所述第二数字的真版本。实施部分匹配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分匹配输出。实施部分失配电路以仅基于所述第一单端输入和所述第二单端输入而产生部分失配输出。实施比较输出电路以基于所述部分匹配输出和所述部分失配输出而产生所述第一和第二数字的比较输出。
具有输入比较逻辑

[发明专利]用于减轻搜索和写入冲突的匹配线保持技术-CN201680043213.X在审
发明人： R·纳德卡尔尼;M·加尔吉 -专利权人：高通股份有限公司
申请日： 2016-08-04 - 公布日： 2018-03-27 - 主分类号： G11C15/04 文献下载
摘要：系统和方法涉及内容可寻址存储器CAM的匹配线接收器。所述CAM的提供针对数据字的搜索操作的命中/未中指示的匹配线被提供到所述匹配线接收器。所述匹配线接收器包括用以提供命中/未中输出的保持电路，其中即使由所述匹配线提供的所述命中/未中指示在时钟的第一时钟相位期间由写入操作或失效操作修改，所述保持电路仍在所述第一时钟相位期间保持由所述匹配线在所述命中/未中输出处提供的所述命中/未中指示。
用于减轻搜索写入冲突匹配保持技术

1
共 7 条