“LSI公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果269个，建议您升级VIP下载更多相关专利

[发明专利]可扩展存储装置-CN201180040009.X有效
发明人：梯莫西·L·卡内帕;卡尔顿·G·安达尔 -专利权人： LSI公司
申请日： 2011-06-17 - 公布日： 2013-05-01 - 主分类号： G06F13/14 文献下载
摘要：使用可扩展存储装置的技术表示作为单一逻辑接口的多个主机可访问的存储装置，概念性集合由所述装置实施的存储。装置的一级代理使用主机接口协议接受来自主机的存储请求，在内部处理请求和/或使用对等协议将请求作为子请求转发至存储装置的二级代理。二级代理接受并处理子请求，并向一级代理和/或主机报告针对每个子请求的子状态信息。可选地，一级代理将子状态积累成整体状态以提供至主机。在主机访问和/或故障恢复期间，可选地，代理之间的对等通信用于传送冗余信息。各种故障恢复技术重新分配存储、重新指定代理、经由冗余信息恢复数据或者它们的任何组合。
扩展存储装置

[发明专利]用于奇偶共享数据处理的系统及方法-CN201210285368.8有效
发明人：夏海涛;杨少华;约翰逊·严 -专利权人： LSI公司
申请日： 2012-08-10 - 公布日： 2013-04-10 - 主分类号： G06F11/10 文献下载
摘要：本发明的各种实施例提供用于数据处理的系统及方法。举例来说，揭示一种数据处理系统，其包括：数据检测器电路、低密度奇偶校验数据解码器电路及处理电路。所述数据检测器电路可操作以将数据检测算法应用于数据集合以产生经检测输出。所述数据集合包括至少第一经编码子码字及复合子码字。所述低密度奇偶校验数据解码器电路可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出。所述处理电路可操作以：从包括所述第一经编码子码字及所述复合子码字的数据的组合重构第二经编码子码字；且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。
用于奇偶共享数据处理系统方法

[发明专利]柔性闪存命令-CN201210244990.4有效
发明人：维奈·阿肖克·苏曼纳切;杰克逊·L·埃利斯;迈克尔·S·希肯;蒂莫西·W·斯瓦托什;马丁·S·德尔;帕米拉·S·亨普斯特德 -专利权人： LSI公司
申请日： 2012-07-13 - 公布日： 2013-04-10 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了柔性闪存命令，其中，控制闪存介质系统的方法包括提供具有处理器控制模式的闪存通道控制器、创建并提供软上下文。该软上下文通常将闪存通道控制器置入处理器控制模式。在处理器控制模式中，闪存通道控制器存储整个软上下文，完成对任何未完成的上下文的执行，暂停正常的硬件自动化，然后执行软上下文。
柔性闪存命令

[发明专利]用于奇偶共享数据编码的系统及方法-CN201210285289.7有效
发明人：夏海涛;杨少华;约翰逊·严 -专利权人： LSI公司
申请日： 2012-08-10 - 公布日： 2013-04-10 - 主分类号： G06F11/10 文献下载
摘要：本申请案涉及用于奇偶共享数据编码的系统及方法。本发明的各种实施例提供用于数据处理的系统及方法。举例来说，描述一种低密度奇偶校验编码系统，其包括：低密度奇偶校验编码器电路及组合电路。所述低密度奇偶校验编码器电路可操作以编码第一数据集合以产生第一经低密度奇偶校验经编码子码字，且编码第二数据集合以产生第二经低密度奇偶校验经编码子码字。所述组合电路可操作以：通过以数学方式组合至少所述第一经低密度奇偶校验经编码子码字与所述第二经低密度奇偶校验经编码子码字来产生复合低密度奇偶校验子码字；且将至少所述第一经低密度奇偶校验经编码子码字与所述复合低密度奇偶校验子码字组合成总码字。
用于奇偶共享数据编码系统方法

[发明专利]闪存介质控制器中的元数据处理-CN201210244205.5无效
发明人：维奈·阿肖克·苏曼纳切;迈克尔·S·希肯;帕米拉·S·亨普斯特德;蒂莫西·W·斯瓦托什;杰克逊·L·埃利斯;马丁·S·德尔 -专利权人： LSI公司
申请日： 2012-07-13 - 公布日： 2013-04-10 - 主分类号： G06F11/14 文献下载
摘要：本发明公开了闪存介质控制器中的元数据处理，其中，处理存储在闪存介质控制器中的闪存存储器的页中的元数据的方法总体上包括（ⅰ）在每个上下文的基础上定义元数据，其中，上下文基于每个页来定义，（ii）当元数据的大小小于等于预定阈值时，将完整的元数据存储在上下文结构中，以及（iii）当元数据的大小大于预定阈值时，定义上下文中的元数据指针。
闪存介质控制器中的数据处理

[发明专利]用于高效率参数修改的系统和方法-CN201210273655.7无效
发明人：夏海涛;杨少华;K·M·哈尔;M·A·兰德瑞斯 -专利权人： LSI公司
申请日： 2012-08-02 - 公布日： 2013-04-10 - 主分类号： G06F11/08 文献下载
摘要：本发明涉及用于高效率参数修改的系统和方法。本发明的多个实施例提供了用于数据处理的系统和方法。例如，公开了一种数据处理系统，包括：数据检测器电路；数据解码器电路；可靠性监视电路和参数修改控制电路。数据检测器电路可操作用于对由解码输出引导的第一数据集应用数据检测算法以产生检测输出。数据解码器电路可操作用于向第二数据集应用数据解码算法以产生解码输出。可靠性监视电路可操作用于计算错误率。参数修改电路可操作用于：选择用于参数的第一值并存储与所述第一值对应的错误率的第一实例；选择用于所述参数的第二值并存储与所述第二值对应的错误计数的第二实例，以及至少部分地基于错误率的第一实例和错误率的第二实例的比较选择第一值和第二值之一。选择第二值包括：至少部分地基于第一值确定搜索方向；以及使用搜索值和步长计算第二值。
用于高效率参数修改系统方法

[发明专利]闪存的低密度奇偶校验擦除译码-CN201180023737.X有效
发明人：钟浩;李焱;拉多斯拉夫·达尼拉克;厄尔·T·柯亨 -专利权人： LSI公司
申请日： 2011-03-11 - 公布日： 2013-03-20 - 主分类号： G11C16/06 文献下载
摘要：固态硬盘（SSD）控制器使用LDPC译码从而实现延迟和/或纠错能力得到改进的闪存存取。对于BER小于预定值的SLC闪存，SSD控制器使用1比特读取（一次读取）硬判决LDPC译码器来存取闪存。如果硬判决LDPC译码器检测到无法纠正的错误，则SSD控制器使用1.5比特读取（两次读取）擦除判决LDPC译码器从而存取闪存。对于原始BER在两个其他预定值之间的闪存，SSD控制器只使用擦除判决LDPC译码器来存取闪存，而不使用硬判决LDPC译码器。SSD控制器的变形类似地存取MLC技术。一些SSD控制器根据动态译码器选择标准在硬决策和基于擦除的译码器之间动态地切换。
闪存密度奇偶校验擦除译码

[发明专利]光盘重放设备、方法及系统-CN201210005653.X有效
发明人： J·M·福莱恩德 -专利权人： LSI公司
申请日： 2012-01-10 - 公布日： 2013-03-06 - 主分类号： G11B7/09 文献下载
摘要：本发明公开了一种光盘重放设备、方法及系统。该光盘重放设备包括：第一激光器和第二激光器、光学组件、第一光学检测器和第二光学检测器、以及与所述光学检测器耦合的控制器电路。所述光学组件被配置为引导来自第一激光器和第二激光器的入射光，从而在光盘的表面上形成相应的前导扫描点和尾随扫描点，以及还被配置为将来自光盘的表面上的所述前导扫描点和所述尾随扫描点的对应的反射光引导至所述光学检测器中的相应检测器。所述控制器电路被配置为在所述尾随扫描点到达光盘的表面缺陷之前，通过处理与所述前导扫描点相关联的反射光来识别所述光盘的表面缺陷。
光盘重放设备方法系统

[发明专利]具有过采样模数转换的读通道-CN201210302533.6无效
发明人： J·A·贝雷;N·R·阿拉温德;E·F·哈拉特什 -专利权人： LSI公司
申请日： 2012-08-23 - 公布日： 2013-03-06 - 主分类号： H03M1/36 文献下载
摘要：本发明涉及具有过采样模数转换的读通道。提供了使用过采样模数转换在读通道中处理信号的方法和装置。对模拟输入信号执行过采样模数转换，以对于给定的位间隔产生与模拟输入信号对应的多个数字样本。然后可以对数字样本中的一个或多个应用数据检测算法以获得检测输出。通过将至少部分的均衡和/或滤波处理转移到数字域，过采样模数转换简化了模拟设计。
具有采样转换通道

[发明专利]用于基于用户数据计算飞行高度的系统和方法-CN201110449009.7有效
发明人：夏海涛;G·马修;金明;杨少华 -专利权人： LSI公司
申请日： 2011-12-29 - 公布日： 2013-01-23 - 主分类号： G11B5/60 文献下载
摘要：本发明的各种实施例提供了用于计算和/或修改飞行高度值的系统和方法。例如公开了一种用于计算飞行高度的电路，包括：所述第一模式检测电路、第二模式检测电路、所述第一模式飞行高度计算电路、第二模式飞行高度计算电路、第一平均电路、第二平均电路和组合电路。
用于基于用户数据计算飞行高度系统方法

[发明专利]用于使第一尺寸的存储装置适于第二尺寸的存储装置的插槽的存储装置托架-CN201110226141.1有效
发明人： J·M·敦哈姆;A·T·法伊弗 -专利权人： LSI公司
申请日： 2011-08-09 - 公布日： 2012-11-28 - 主分类号： H05K7/14 文献下载
摘要：用于携带存储装置(200)并且使存储装置适于插槽(102)的设备和装置，所述插槽(102)用于具有不同规格的存储装置。系统(300)包括打开装置(304)，该打开装置用于使系统(300)的形状从原始形状弹性地变形，从而系统(300)可以接收存储装置(200)。系统(300)也包括限制装置(306)，该限制装置(306)用于当系统(300)返回原始形状时，约束存储装置(200)在系统(300)内的运动。此外，系统(300)包括间隔装置(302)，该间隔装置(302)用于在存储装置(200)限制在系统(300)内时，将存储装置(200)与插槽(102)对准。
用于第一尺寸存储装置适于第二插槽托架

[发明专利]用于减少LTE DL执行中的等待时间的方法-CN201210102596.7有效
发明人：伊多·加齐特;沙伊·卡尔丰;沙伦·罗森斯切恩 -专利权人： LSI公司
申请日： 2012-04-09 - 公布日： 2012-10-17 - 主分类号： H04L27/26 文献下载
摘要：本发明公开了一种用于减少LTE DL执行中的等待时间的方法，同时还公开了一种包括处理器和射频(RF)接口的设备。处理器可被构造为处理下行链路信息，使得设备的等待时间通过处理下行链路信息以获得用于提供给射频接口的单个正交频分复用(OFDM)符号所需的时间量来确定。
用于减少 lte dl 执行中的等待时间方法

[发明专利]具有持续端口配置的SAS控制器-CN201210024916.1有效
发明人：布拉德·D·百思莫;欧文·帕里;铭-仁·王 -专利权人： LSI公司
申请日： 2012-02-06 - 公布日： 2012-09-26 - 主分类号： G06F13/38 文献下载
摘要：具有持续端口配置的SAS控制器。本发明涉及网络中的SAS控制器。SAS控制器设备，包括：处理器；可操作地连接至处理器的非易失性存储器，该非易失性存储器被配置以存储端口和PHY配置信息；可操作地连接至处理器的多个PHY，每一PHY被配置以连接到一SAS装置；以及计算机可执行程序代码，其被配置以：自动配置所述多个PHY中的至少一个PHY在所述处理器上运行；在存储器内存储PHY配置信息；以及在一个或多个PHY经历一状态改变事件后，基于PHY配置信息重新配置所述一个或多个PHY。SAS控制器上当连接的SAS装置重新启动、重新设置或暂时断开时，可以保持一致的端口和PHY配置信息，防止端口冲突。
具有持续端口配置 sas 控制器

[发明专利]用于集成电路测试的低功率且面积优化的扫描单元-CN201110415674.4无效
发明人： R·C·泰库玛拉;P·库玛;P·克里施纳莫斯;P·迈德哈尼 -专利权人： LSI公司
申请日： 2011-12-13 - 公布日： 2012-09-26 - 主分类号： G01R31/3185 文献下载
摘要：本发明涉及用于集成电路测试的低功率且面积优化的扫描单元。一种集成电路包括扫描测试电路系统以及使用该扫描测试电路系统来进行测试的附加电路系统。扫描测试电路系统包括具有多个扫描单元的至少一条扫描链，该扫描链被配置成在扫描移位操作模式中作为串行移位寄存器来操作，以及在功能操作模式中捕获来自附加电路系统的至少一部分的功能数据。至少扫描链的扫描单元中的给定的扫描单元包括配置成在扫描移位操作模式中禁用扫描单元的功能数据输出以及在功能操作模式中禁用扫描单元的扫描输出的输出控制电路系统。
用于集成电路测试功率面积优化扫描单元

[发明专利]具有在通用处理器上的信号处理的存储器读通道-CN200980163238.3有效
发明人： N·格雷弗;E·F·哈拉施 -专利权人： LSI公司
申请日： 2009-11-30 - 公布日： 2012-09-26 - 主分类号： G06F13/38 文献下载
摘要：提供用于处理存储器装置的读通道中的数据值的方法和装置。数据值被提供至通用处理器以进行处理。所述数据值不是解码的数据，并且可以包括原始数据值和中间数据值中的一个或更多个。例如可以在检测到一个或更多个预定的触发条件时将所述数据值提供到所述通用处理器。所述数据值可以从存储器装置获得并然后将其重定向到通用处理器。所述数据值不是解码的数据。如果一个或更多个预定的旁通条件存在，则可以有条件地执行重定向。可选地，所述通用处理器被与一个或更多个另外的应用时间共享。
具有通用处理器信号处理存储器通道