|
钻瓜专利网为您找到相关结果 3个,建议您 升级VIP下载更多相关专利
- [发明专利]对集成电路导体进行构图的方法-CN98809717.6无效
-
V·S·格雷瓦尔;B·斯普勒
-
西门子公司
-
1998-09-30
-
2000-11-08
-
H01L21/3213
- 一种制作集成电路导体的方法。此方法包括把半导体放入反应离子刻蚀腔,在其中处理半导体表面的步骤,其中一金属化层由放置在一对屏障金属层之间的铝层组成;在上面的屏障层的表面的选定部分涂光刻胶。射频能量被感应耦合入刻蚀腔,同时四氯化硅和氯以选定速率导入腔内来刻蚀金属化层未涂胶部分的铝,以制作基本垂直的铝侧壁。四氯化硅导入速率在4到8sccm范围内。氯的导入速率在50到150sccm范围。在刻蚀金属化层时腔内压力大约12毫乇。腔工作时射频功率大约125瓦,同时半导体在腔内平台上处理,刻蚀过程中平台的射频偏置功率水平大约250瓦。
- 集成电路导体进行构图方法
|