“A·里特温”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]RF前端接收机-CN200380107089.1无效
发明人： A·里特温;G·卡蒂雷桑 -专利权人：因芬尼昂技术股份公司
申请日： 2003-12-17 - 公布日： 2006-02-01 - 主分类号： H04B1/28 文献下载
摘要：本发明提供一种RF前端接收机，其包括连接至一混频器相应输入端口的一低噪声放大器(LNA)和一本地振荡驱动器(LOD)。所述混频器包括其栅极耦合至所述低噪声放大器(LNA)的一输出端子(RF+)的一第一和一第二晶体管(M3，M6)、其栅极耦合至所述低噪声放大器(LNA)的另一输出端子(RF－)的一第三和一第四晶体管(M4，M5)、其栅极耦合至所述本地振荡驱动器(LOD)相应输出端子(LO+，LO－)的一第五和一第六晶体管(M1，M2)，其中所述第一和第三晶体管(M3，M4)的源极耦合至所述第五晶体管(M1)的漏极，所述第二和第四晶体管(M6，M5)的源极耦合至所述第六晶体管(M2)的漏极，所述第五和第六晶体管(M1，M2)的源极耦合至地面，所述第一和第四晶体管(M3，M5)的漏极耦合至一混频器输出端口的一输出端子(IF+)，且所述第二和第三晶体管(M6，M4)的漏极耦合至所述混频器输出端口的另一输出端子(IF－)。
rf 前端接收机

[发明专利]一种用于降低集成电路中晶体管内电流密度的布局-CN03812742.3无效
发明人： A·里特温;D·安德斯森 -专利权人：艾利森电话股份有限公司
申请日： 2003-05-07 - 公布日： 2005-12-14 - 主分类号： H01L29/417 文献下载
摘要：为了降低一集成电路中一晶体管内的电流密度，晶体管包括多个交叉漏极、源极和栅极触指(10，11，12)；一第一电流分配板(1)是集成电路的一金属层的一部分，且经由第一通路(5)与所有漏极触指(10)相连接；一第二电流分配板(2)也是所述集成电路的金属层的一部分，且经过第二通路(6)与所有源极触指(11)相连接。
一种用于降低集成电路晶体管电流密度布局

[发明专利]集成电路静放电保护装置-CN200510074059.6无效
发明人： A·里特温;O·佩特斯森 -专利权人：因芬尼昂技术股份公司
申请日： 2005-05-30 - 公布日： 2005-11-30 - 主分类号： H01L23/60 文献下载
摘要：一种半导体器件电路(1)静放电保护装置，包含具有栅极，源极及漏极区域之一基于场效晶体管的变阻器，其中该源极及漏极区域之一是被连接至该半导体器件之输入/输出焊接区(2)，而该源极及漏极区域另一者是被连接至该电路(1)之输入/输出终端。一偏压电路(8)是被连接至该变阻器之该栅极区域以创造该半导体器件正常操作电压处之该变阻器之栅极区域以下之累积区域。该半导体器件较佳为一单衬底(11)上之一集成装置。
集成电路放电保护装置

[发明专利]垂直DMOS晶体管装置、集成电路及其制造方法-CN200410083156.7无效
发明人： A·里特温;J·－E·米勒;H·诺斯特雷姆 -专利权人：因芬尼昂技术股份公司
申请日： 2004-09-29 - 公布日： 2005-05-04 - 主分类号： H01L29/78 文献下载
摘要：一种单块集成的垂直DMOS晶体管装置，其包含：一半导体基板(11)；一门极，其包括一在门极绝缘层区(25)上的门极半导体层区(27)；一源极(31)；一漏极，其包括一埋入式漏极区(13)和一漏极接点(21)；以及一排列在该门极区之下的沟道区(29)。该漏极包含排列在门极与埋入式漏极区之间的一轻掺杂的、较佳逆距掺杂的漏极区(23)，并且该源极(31)、该沟道区(29)和该轻掺杂的漏极区(23)排列在一掺杂的阱区(17)中，其中该轻掺杂的漏极区的掺杂级高于该阱区，从而增强垂直DMOS晶体管装置的高频特性。
垂直 dmos 晶体管装置集成电路及其制造方法

[发明专利]集成电路的静电放电保护布线-CN02817556.5无效
发明人： A·里特温;O·佩特斯森 -专利权人：因芬尼昂技术股份有限公司
申请日： 2002-08-28 - 公布日： 2004-12-08 - 主分类号： H02H9/02 文献下载
摘要：一种集成电路静电放电保护布线。为了保护高频集成电路(1)免受连接至焊垫(2)的输入/输出终端上的高于正常工作电压的高电压的损害，在该焊垫(2)和该输入/输出终端连同集成电路(1)之间集成了一个半导体压敏电阻(3)，其中该压敏电阻对于所述的正常工作电压而言具有低且基本上保持不变的阻抗，而对于所述的超过正常工作电压的较高电压而言则具有较高阻抗。
集成电路静电放电保护布线

[发明专利]具有线性电流电压特性的半导体元件-CN97198000.4无效
发明人： A·瑟德贝尔格;A·里特温 -专利权人：艾利森电话股份有限公司
申请日： 1997-07-04 - 公布日： 2003-12-10 - 主分类号： H01L29/78 文献下载
摘要：公开了一种半导体器件，得到穿过坐标原点的线性电流电压特性及双向结构。通常器件含有p-掺杂的衬底(10)顶上的氧化层(20)。在所述氧化层的顶上为形成纵向n漂移区的n型漂移区(30)。n漂移区包括在每端的轻掺杂的p型阱(32)，p型阱(32)有重掺杂的p+半导体材料、接触源或漏电极(35)的部分(31)。每个p型阱(32)附加地含有n+区(33)和附加在所述p型阱顶上的栅电极(34)，由此n+掺杂区(33)分别定位在栅和漏电极或栅和源电极之间的p阱(32)内。由此形成具有共用漂移区的双向双DMOS结构。
具有线性电流电压特性半导体元件