[发明专利]用于数据处理系统中的缓存一致性的探听过滤器有效

专利信息
申请号: 201611040746.0 申请日: 2016-11-10
公开(公告)号: CN107038123B 公开(公告)日: 2021-11-30
发明(设计)人: 詹姆师德·加拉;马克·戴维·沃克海瑟 申请(专利权)人: ARM有限公司
主分类号: G06F12/0815 分类号: G06F12/0815
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 林强
地址: 英国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及用于数据处理系统中的缓存一致性的探听过滤器。一种具有访问共享数据资源的两个或更多个处理器的数据处理系统及其操作方法被提供。本地缓存中存储的数据被标记为处于“独有脏”、“共享脏”、“独有干净”或者“无效”状态。探听过滤器监视由处理器对共享数据资源的访问,并且包括被配置为维护缓存一致性的探听过滤器缓存和探听过滤器控制逻辑。探听过滤器缓存不对存储处于“共享脏”状态的数据块的任何本地缓存进行标识,使得探听过滤器缓存大小更小并且简化了探听控制逻辑。数据处理系统由硬件描述语言的指令来定义。
搜索关键词: 用于 数据处理系统 中的 缓存 一致性 探听 过滤器
【主权项】:
一种数据处理系统中的数据传输的方法,该数据处理系统具有共享数据资源和多个节点的网络,所述共享数据资源能由所述网络中的多个请求节点经由所述网络的归属节点来进行访问,所述方法包括:响应于在所述归属节点处从所述多个请求节点中的第一请求节点接收的、针对存储在所述共享数据资源中的系统地址处的数据的读请求,确定所请求的数据是被存储在所述归属节点的缓存中还是被存储在所述多个请求节点中一个或多个第二请求节点的本地缓存中;当所请求的数据未被存储在所述归属节点的缓存中而是被存储在一个或多个第二请求节点的本地缓存中时,向所述一个或多个第二请求节点发送探听以请求所述数据;当响应于所述探听而数据被返回时,用返回的数据填充所述归属节点的缓存,在所述缓存中把该数据标记为“脏”,并且更新所述归属节点的探听过滤器以指示所述第一请求节点具有所述数据的复本;以及向所述第一请求节点转发所述返回的数据,当所请求的数据未被存储在所述归属节点的缓存中或者一个或多个第二请求节点的本地缓存中时,从所述共享数据资源取回所请求的数据;更新所述归属节点的探听过滤器以指示所述第一请求节点具有所述数据的复本;以及向所述第一请求节点转发所取回的数据,当所请求的数据被存储在所述归属节点的缓存中时,更新所述归属节点的探听过滤器以指示所述第一请求节点具有所述数据的复本;以及向所述第一请求节点转发所取回的数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611040746.0/,转载请声明来源钻瓜专利网。

同类专利
  • 一种用于部件级和部件联合级的缓存一致性模拟验证方法-201910858606.1
  • 胡向东;李辉;周李庆;吴文俊 - 上海高性能集成电路设计中心
  • 2019-09-11 - 2023-10-03 - G06F12/0815
  • 本发明涉及一种用于部件级和部件联合级的缓存一致性模拟验证方法,包括以下步骤:对核心缓存进行建模;根据核心和核外缓存一致性控制模块的接口协议,对处理器核心功能进行建模;创建核心的指令监测器模型,所述指令监测器模型用来监测核心模型与核外缓存一致性控制模块的通信情况;建立数据比对模型;创建记分板模型,所述记分板模型与所述指令监测器模型进行通信,用于接收指令监测器模型发送的消息,并根据消息类型分别进行处理以完成验证。本发明解决了因核心数变化引起的设计架构修改造成Cache一致性部件级和部件联合级验证环境重新搭建问题。
  • 一种缓存一致性验证方法、装置、设备以及存储介质-202310641321.9
  • 沈秀红;刘扬帆 - 合芯科技有限公司;合芯科技(苏州)有限公司
  • 2023-05-31 - 2023-09-19 - G06F12/0815
  • 本申请是关于一种缓存一致性验证方法、装置、设备以及存储介质,应用于基于AMBA CHI协议的多核系统,所述方法包括分别获取目标缓存中目标缓存行的目标状态类型以及第一缓存中第一缓存行的待验证状态类型;目标缓存与第一缓存隶属不同的内核,目标缓存行与第一缓存行均存储有相同数据地址下的数据;根据目标状态类型,匹配目标状态类型对应的状态转换规则;状态转换规则用于指示目标缓存行在目标状态类型下,第一缓存行满足缓存一致性的状态类型以及数据一致性;根据状态转换规则、待验证状态类型以及第一缓存行中存储的数据,验证多核系统是否满足缓存一致性,得到验证结果,并返回验证结果。实现了验证基于AMBA CHI协议的多核系统的缓存一致性。
  • 内存控制芯片、服务器的内存模组以及服务器-202311024004.9
  • 陈曦 - 苏州浪潮智能科技有限公司
  • 2023-08-15 - 2023-09-12 - G06F12/0815
  • 本申请实施例提供了一种内存控制芯片、服务器的内存模组以及服务器,本申请实施例涉及计算机领域,其中,该内存控制芯片包括:内存控制器和第一内存单元,其中,内存控制器与第一内存单元连接,第一内存单元具有非易失性;内存控制器,用于连接在第二内存单元与目标设备之间,其中,第二内存单元用于为目标设备进行数据缓存,第二内存单元具有易失性;内存控制器,用于通过计算快速连接协议控制第一内存单元和/或第二内存单元为目标设备缓存数据。通过本申请,解决了计算机系统的电子设备数据缓存的效率较低的问题,进而达到了提高电子设备数据缓存的效率的效果。
  • 异常识别方法以及电子设备-202211626644.2
  • 胡康强 - 荣耀终端有限公司
  • 2022-12-16 - 2023-09-01 - G06F12/0815
  • 本申请涉及计算机技术领域,公开了一种异常识别方法以及电子设备,该方法包括:检测到操作系统内核奔溃的异常类型为指令型异常;获取指令型异常所产生的地址;在地址为有效地址时,获取有效地址所对应的地址单元内存储的第一指令型数据;对应于第一指令型数据满足第一条件,从高速缓冲存储器中重新获取第二指令型数据;对应于第二指令型数据与第一指令型数据不同,确定发生高速缓冲存储器跳变。基于此,在确定异常的原因为高速缓冲存储器跳变,可采取对应的处理方式,从而避免电子设备发生重启。
  • 一种存储控制系统及存储服务器-202310314909.3
  • 颜港;刘奇浩;孟凡兴;程希光;李鑫明 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-03-24 - 2023-07-07 - G06F12/0815
  • 本发明涉及一种存储控制系统及存储服务器。本发明中缓存一致性组件通过一级接口耦合多核处理器,缓存一致性组件通过二级接口耦合内存;缓存一致性组件包括监听过滤器模块和仲裁模块,监听过滤器模块包括多个监听过滤器,多个监听过滤器分担监听与缓存一致性组件耦合的多核处理器的缓存处理请求,仲裁模块处理多个监听过滤器所监听的缓存处理请求之间的冲突和缓存处理请求与本地请求之间的冲突,并通过轮询仲裁的方式仲裁请求的处理顺序,保证监听过滤器模块中的多个监听过滤器监听到的缓存处理请求有序处理,形成了缓存一致性性能与多核处理性能相适配的存储控制系统,能够有效地提高产品竞争力。
  • 内存缓存池维护方法、设备、系统及存储介质-202310313455.8
  • 方兴;杨航 - 阿里巴巴(中国)有限公司
  • 2023-03-27 - 2023-06-23 - G06F12/0815
  • 本申请实施例提供一种内存缓存池维护方法、设备、系统及存储介质。在本申请实施例中,针对存算分离架构,在计算节点和内存节点中增设与计算单元互联的处理单元,将内存缓存数据的一致性维护任务下推到处理单元上执行,而不是在计算单元上完成,由于处理单元具有对本地内存缓存池或共享内存缓存池直接访问的能力,使得内存缓存数据一致性维护过程中的数据传输过程大都在处理单元内部完成,无需上传至计算单元,能够消除计算单元和网卡之间进行数据传输的延迟,达到在维护缓存数据一致性的过程中降低数据传输延迟的目的。
  • 内存访问方法、计算节点及相关单元与存储介质-202310310217.1
  • 杨航;方兴;郁磊 - 阿里巴巴(中国)有限公司
  • 2023-03-27 - 2023-06-13 - G06F12/0815
  • 本申请实施例提供一种内存访问方法、计算节点及相关单元与存储介质。在本申请实施例中,提供一种新的计算节点架构,包括通过缓存一致性通道互联的计算单元和处理单元,在计算单元上运行虚拟机实例,在处理单元上运行虚拟机实例之外的目标进程;虚拟机实例能够根据目标进程的请求针对虚拟机实例中可被GC的内存空间禁用GC功能,使得目标进程能够在GC功能被禁用期间,借助于计算单元和处理单元之间的缓存一致性通道,直接对虚拟机实例中可被GC的内存空间进行访问操作,避免了使用不可被GC的内存作为中转所需要的内存拷贝,节省了内存拷贝所消耗的CPU资源和带来的访问延迟,有利于提高内存数据的访问效率。
  • 一种多核处理器系统的缓存一致性的验证方法及装置-202210467692.5
  • 马擎堃;张克松;陈元 - 海光信息技术股份有限公司
  • 2022-04-29 - 2023-05-02 - G06F12/0815
  • 本申请的实施例公开了一种多核处理器系统的缓存一致性的验证方法及装置,涉及多核处理器功能验证技术领域,为能够提高多核处理器系统的缓存一致性的验证效率而发明。所述方法包括:监测第一处理器核心的第一缓存接收或发送的第一请求;监测针对第一请求的第一响应信息;从预设的内存地址与缓存行状态之间的对应关系中,确定第一缓存行的状态;基于第一缓存行的状态、命令类型以及预设的基于缓存一致性协议的状态转移规则,预测第一缓存行的状态;预设的基于缓存一致性协议的状态转移规则与多核处理器系统中使用的缓存一致性状态转移规则一致;将缓存行的当前状态与预测状态比对,确定第一缓存是否符合缓存一致性。本申请验证多核处理器缓存一致性。
  • 一种缓存一致性的验证和调试的实现方法-202211683813.6
  • 徐继辉 - 合芯科技有限公司;合芯科技(苏州)有限公司
  • 2022-12-27 - 2023-05-02 - G06F12/0815
  • 本申请公开了一种缓存一致性的验证和调试的实现方法,包括:先获取目标POWER处理器的Core信息以及Nest信息、构建NCT目标模块,并通过目标Tcl接口对NCT目标模块进行配置和驱动;再通过配置后的NCT目标模块对Core信息对应的各级Cache的状态进行配置,并在目标POWER处理器中的Nest驱动后,对已完成状态配置的Cache的状态转化进行验证和调试。本申请增加了新的NCT目标模块可以跳过Core直接驱动存储系统,简化验证和调试缓存一致性的实现难度,通过Tcl脚本配置及简单的Tcl命令可以配置好任意测试缓存一致性的场景,缩短验证和调试周期,支持自动化调试以及批量自动调试。
  • 一种K8s环境下基于grpc的缓存同步实现方法及系统-202211432551.6
  • 张兆林;张宏原;张建伟;赵山 - 浪潮云信息技术股份公司
  • 2022-11-16 - 2023-02-03 - G06F12/0815
  • 本发明涉及云计算技术领域,具体为一种K8s环境下基于grpc的缓存同步实现方法包括以下步骤:节点对应K8s环境中一个Deployment或StatefulSet所管理的每一个Pod;节点之间进行缓存更新的同步;获取到集群中所有节点的IP后,对节点信息进行整理,并保存到节点的内存中;选用grpc作为集群内节点间通信的方式进行缓存;有益效果为:本发明提出的K8s环境下基于grpc的缓存同步实现方法及系统相对于普通的内存缓存方式,该发明能使多副本程序内存中的缓存得到实时更新,有效解决缓存数据不一致的问题,同时不依赖外部缓存系统。
  • 一种5G网络多核处理报文的方法、电子设备及存储介质-202210195908.7
  • 李小军;吴闽华;孟庆晓;周智涛 - 深圳震有科技股份有限公司
  • 2022-03-01 - 2022-06-03 - G06F12/0815
  • 本发明公开了一种5G网络多核处理报文的方法、电子设备及存储介质,5G网络多核处理报文的方法应用于处理器中,处理器包括第一内核和第二内核,方法包括:接收业务报文,并确定业务报文的描述信息;根据描述信息得到业务报文的地址信息,并将地址信息读入第一内核的缓存中;读取业务报文的内容,确定业务报文需要被第一内核和第二内核并发处理,并将地址信息读入第二内核的缓存中。本发明在多核处理报文时的延时较小,提高了报文的并发速率,最终提高了处理器的性能。
  • 一种缓存一致性写回的方法、装置、设备及介质-202210107738.2
  • 刘刚 - 苏州浪潮智能科技有限公司
  • 2022-01-28 - 2022-04-22 - G06F12/0815
  • 本发明提供了一种缓存一致性写回的方法、装置、设备及介质,该方法包括:响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;响应于读请求处理完成,内存控制器处理等待的写请求。通过使用本发明的方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
  • 进行阶层式高速缓存清除的处理器、计算机系统以及方法-202111374225.X
  • 王惟林;管应炳;朱慜芳 - 上海兆芯集成电路有限公司
  • 2021-11-19 - 2022-02-25 - G06F12/0815
  • 一种进行阶层式高速缓存清除的处理器、计算机系统以及方法。该处理器包括一第一核心以及一最末级高速缓存。该第一核心包括一解码器、一内存顺序缓存区、以及一第一核内高速缓存。该解码器在响应指定密钥辨识码、且并指定地址进行阶层式高速缓存清除的一指令集架构的一指令时,转换出至少一条微指令。根据所述至少一条微指令,带有一指定密钥辨识码、以及一指定地址的一清除要求,通过该内存顺序缓存区供应给该第一核内高速缓存,再由该第一核内高速缓存交给该最末级高速缓存,使该最末级高速缓存将自身匹配该指定密钥辨识码、以及该指定地址的一匹配缓存行清除。
  • 进行阶层式高速缓存不写回即无效的计算机系统以及方法-202111375184.6
  • 王惟林;管应炳;怡磊 - 上海兆芯集成电路有限公司
  • 2021-11-19 - 2022-02-18 - G06F12/0815
  • 本发明公开进行阶层式高速缓存不写回即无效的计算机系统以及方法。在一实施例中,响应基于单个指定密钥辨识码对阶层式高速缓存进行不写回即无效的一指令集架构的一第一指令,一解码器转换出至少一条微指令。根据该至少一条微指令,一不写回即无效要求通过一内存顺序缓存区供应给一核内高速缓存,再由该核内高速缓存交给一最末级高速缓存。响应该不写回即无效要求,该最末级高速缓存寻出自身匹配该指定密钥辨识码的所有匹配缓存行,不写回一系统内存即将寻得的所有匹配缓存行无效。至于基于多个指定密钥辨识码对阶层式高速缓存进行不写回即无效的指令集架构的一第二指令,本申请是以多个不写回即无效要求实现。
  • 高速缓存的元数据管理-202110862307.2
  • C·巴拉普拉姆;宋泽尚;S·S·马利克 - 美光科技公司
  • 2021-07-29 - 2022-02-18 - G06F12/0815
  • 本申请是针对高速缓存的元数据管理。接口控制器可包含存储高速缓存存储器的元数据的第一阵列和第二阵列。所述接口控制器可接收与所述高速缓存存储器的行相关联的激活命令。响应于所述激活命令,所述接口控制器可将所述易失性存储器的所述行的存储信息从第一阵列传达到第一寄存器。所述接口控制器可接收与所述高速缓存存储器的所述行相关联的存取命令。响应于所述存取命令且基于所述第一寄存器中的所述存储信息,所述接口控制器可将所述行的有效性信息从第二阵列传达到所述第一寄存器或将所述行的脏信息从所述第二阵列传达到第二寄存器。
  • 缓存一致性校验方法、装置、服务器和存储介质-201811359183.0
  • 陈雪桂;廖俊 - 深圳乐信软件技术有限公司
  • 2018-11-15 - 2022-02-11 - G06F12/0815
  • 本发明实施例公开了一种缓存一致性校验方法、装置、服务器和存储介质。该方法包括:依据缓存对象关联的在线对象的属性信息,确定线上运行的在线对象的数字签名;依据缓存中缓存对象的数字签名以及所述在线对象的数字签名,对缓存的一致性进行校验。本发明实施例通过对缓存中以及线上运行中关联对象的数字签名进行确定和比较,实现了对缓存的一致性进行校验,避免缓存对象与在线对象的不一致导致业务运行异常的情况,提高应用程序运行效率和准确度。
  • 用于使高速缓存或高速缓存集合同步的高速缓存系统和电路-202080045386.1
  • S·J·沃勒克 - 美光科技公司
  • 2020-07-21 - 2022-02-08 - G06F12/0815
  • 一种高速缓存系统,其具有:第一高速缓存;第二高速缓存;和逻辑电路,其耦合以根据处理器的执行类型控制所述第一高速缓存和所述第二高速缓存。当处理器的执行类型为指示对指令的非推测性执行的第一类型且所述第一高速缓存配置成服务于来自命令总线的用于存取存储器系统的命令时,所述逻辑电路配置成将高速缓存于所述第一高速缓存中的内容的一部分复制到所述第二高速缓存。所述高速缓存系统可包含可配置数据位。所述逻辑电路可耦合以根据所述位控制所述高速缓存。替代地,所述高速缓存可包含高速缓存集合。所述高速缓存还可包含分别与所述高速缓存集合相关联的寄存器。所述逻辑电路可耦合以根据所述寄存器控制所述高速缓存集合。
  • 冗余高速缓存一致性存储器结构-202011574017.X
  • R·帕尔;P·阿伯拉罕姆;A·杜格;B·法西姆;Y-C·刘;S·艾姆 - 英特尔公司
  • 2020-12-25 - 2021-12-28 - G06F12/0815
  • 本发明涉及冗余高速缓存一致性存储器结构。处理器,包括:核;以及耦合至核的高速缓存一致性存储器结构,并且具有:主高速缓存代理(PCA),该主高速缓存代理(PCA)被配置成用于提供主访问路径;以及次级高速缓存代理(SCA),该次级高速缓存代理(SCA)被配置成用于提供对主访问路径冗余的次级访问路径,其中PCA具有一致性控制器,该一致性控制器被配置成用于保持次级访问路径中的数据与主要访问路径中的数据一致。
  • 用于高效缓存一致性协议处理的系统和方法-202110425779.1
  • F·R·德罗普斯;T·麦基;M·马勒维基 - 慧与发展有限责任合伙企业
  • 2021-04-20 - 2021-12-03 - G06F12/0815
  • 本公开涉及用于高效缓存一致性协议处理的系统和方法。为了减少系统中的等待时间和带宽消耗,提供了用于以相关和推测的方式对多个缓存行请求消息进行分组的系统和方法。也就是说,多个缓存行可能具有相同的状态和所有权特性,并且因此,对多个缓存行的请求可以被分组。作为响应而接收的信息可以被指向发出请求的处理器插槽,并且推测性接收的信息(未实际请求,但是可能会被请求)可以被维护在队列或其他存储器中,直到接收到对该信息的请求,或者直到被丢弃以释放跟踪空间用于新的请求。
  • 用于数据处理系统中的缓存一致性的探听过滤器-201611040746.0
  • 詹姆师德·加拉;马克·戴维·沃克海瑟 - ARM有限公司
  • 2016-11-10 - 2021-11-30 - G06F12/0815
  • 本公开涉及用于数据处理系统中的缓存一致性的探听过滤器。一种具有访问共享数据资源的两个或更多个处理器的数据处理系统及其操作方法被提供。本地缓存中存储的数据被标记为处于“独有脏”、“共享脏”、“独有干净”或者“无效”状态。探听过滤器监视由处理器对共享数据资源的访问,并且包括被配置为维护缓存一致性的探听过滤器缓存和探听过滤器控制逻辑。探听过滤器缓存不对存储处于“共享脏”状态的数据块的任何本地缓存进行标识,使得探听过滤器缓存大小更小并且简化了探听控制逻辑。数据处理系统由硬件描述语言的指令来定义。
  • 缓存器维护指令-201680012407.3
  • 詹森·帕克;布鲁斯·詹姆斯·马修森;马修·埃文斯 - ARM有限公司
  • 2016-01-12 - 2021-10-22 - G06F12/0815
  • 装置2包括响应于指令执行数据处理的处理电路4。处理电路4支持指定识别虚拟地址空间的虚拟页面的虚拟页面地址52的缓存器维护指令50。响应于缓存器维护指令,处理电路4触发至少一个缓存器18、20、22,对一个或多个这样的缓存器行执行缓存器维护操作:由这种缓存器换行所存储的数据的物理地址位于与由缓存器维护指令所提供的虚拟地址标识的虚拟页面相对应的物理页面内。
  • 主机-设备系统中实现或管理缓存一致性的方法和系统-202110345565.3
  • 段立德;牛迪民;刘宏宇;李双辰;郑宏忠 - 阿里巴巴集团控股有限公司
  • 2021-03-31 - 2021-10-12 - G06F12/0815
  • 本公开提供一种主机‑设备系统中实现或管理缓存一致性的方法和系统。缓存一致性模式包括:响应于来自主机‑设备系统中的设备的针对共享数据的实例的读请求,将共享数据的实例从主机设备发送至该设备;以及响应于来自设备的写请求,将与该写请求相关联的数据存储在主机设备的缓存部中。共享数据固定在主机设备的缓存部中,而未缓存在主机‑设备系统中的任何其它设备中。因为主机‑设备系统中只存在共享数据的一个缓存副本,所以该系统中的设备是缓存一致的。
  • 数据中心中KVM虚拟机的虚拟硬盘系统及数据中心-201811276706.5
  • 杨少白 - 深圳润迅数据通信有限公司
  • 2018-10-30 - 2021-01-29 - G06F12/0815
  • 本发明公开了一种数据中心中KVM虚拟机的虚拟硬盘系统及数据中心,该数据中心中KVM虚拟机的虚拟硬盘系统该包括:从环形缓存区获取客户机与宿主机之间发起的含有虚拟块数据地址及数据块的事务的Vhost‑blk驱动模块、管理宿主机的非易失性内存的分配与回收的非易失性内存管理模块、VBA翻译模块,将虚拟块数据地址翻译成实际数据块地址,并判断是否在一致性缓存中命中,BIO重定向模块,根据数据块经过翻译后的实际数据块地址在宿主机的物理磁盘中进行存取操作。在本发明中,通过vhost‑blk驱动模块实现了内核级模拟的虚拟硬盘系统,缩短了客户机访问宿主机物理磁盘的软件路径,降低了处理器的开销,提高了对物理磁盘访问效率。
  • 异步高速缓存转储清除引擎-202010206093.9
  • V·桑吉潘;G·盖尔宗;I·阿加瓦尔;R·桑卡兰;A·鲁道夫 - 英特尔公司
  • 2020-03-23 - 2020-12-29 - G06F12/0815
  • 本申请公开了异步高速缓存转储清除引擎。所公开实施例涉及用于管理平台一致性高速缓存和存储器侧高速缓存的异步高速缓存转储清除引擎。在一个示例中,系统包括:多个互连的插槽,每个插槽包括高速缓存转储清除引擎(CFE)、核和包括多个高速缓存的相关联的高速缓存层级结构,CFE中的一个被指定为主插槽中的主CFE,主CFE用于:接收指定操作码和范围的请求,操作码要求高速缓存转储清除;执行请求以引起对主插槽中的落在该范围内的经修改的高速缓存行的写回和如果由请求指示的无效;以及将请求传递至系统中的任何其他从插槽,每个从插槽具有从CFE,从CFE用于引起对从插槽中的落在该范围内的经修改的高速缓存行的写回和如果由请求指示的无效。
  • 保持多处理器共享内存数据一致性的方法和多处理器系统-202010834269.5
  • 冯浩;应志伟 - 海光信息技术有限公司
  • 2020-08-18 - 2020-12-18 - G06F12/0815
  • 本发明的实施例公开一种保持多处理器共享内存数据一致性的方法和多处理器系统,属于计算机技术领域,用于解决现有多处理器系统中处理器访问共享内存数据不一致的问题。所述方法用于包括至少一个主处理器和至少一个从处理器的多处理器系统,所述主处理器具有共享内存写入权限,所述从处理器无共享内存写入权限,各处理器通过系统总线彼此相连,且共用系统内存中预先划分的共享内存,所述方法包括:主处理器更新自身缓存中与共享内存对应的缓存数据,并将更新后的与共享内存对应的缓存数据写入共享内存;主处理器通知从处理器更新缓存;从处理器将自身缓存中与所述共享内存对应的缓存数据更新为当前所述共享内存中的数据。
  • 一种刷新级联缓存的方法、系统及设备-201910269207.1
  • 赵阳阳 - 创新先进技术有限公司
  • 2019-04-04 - 2020-11-10 - G06F12/0815
  • 本申请公开了一种刷新级联缓存的方法、系统及设备。在本说明书一实施例的方法中:由级联缓存中各个缓存间的依赖关系决定缓存刷新排序;按照缓存刷新排序依次确认级联缓存中的缓存是否需要被刷新并刷新需要被刷新的缓存,其中,当确认当前缓存需要被刷新时,在刷新所述当前缓存后再确认所述缓存刷新排序中排在所述当前缓存下一位的缓存是否需要被刷新。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top