“蒋征科”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]一种低延迟高精度定值除法器-CN202210959484.7有效
发明人： 蒋征科;李炜 -专利权人：深圳市爱普特微电子有限公司
申请日： 2022-08-11 - 公布日： 2022-10-28 - 主分类号： G06F7/535 文献下载
摘要：本发明公开了一种低延迟高精度定值除法器，预除模块用于利用值为2N‑1的N bit无符号被除数中的每一位对除数进行预除计算，得到商数系数数组和余数系数数组，预除模块没有任何硬件开销；余数计算模块用于将余数系数数组乘以被除数中对应的位，得到余数数组，对余数数组进行加法计算得到余数和余数进位数组；商数计算模块用于将商数系数数组乘以被除数中对应的位，得到商数数组，对商数数组和余数进位数组进行加法计算后得到商数。本发明通过提前计算好被除数各bit所对应的商数系数和余数系数，将定值除法转化为使用加法网络实现，商和余数的计算同时进行，既能提供超低延迟输出，又能通过提供余数的方式完整保留精度信息，具有高速低延迟特点。
一种延迟高精度法器

[发明专利]跨时钟域数据传输电路及方法-CN202210136505.5有效
发明人： 蒋征科;李炜;廖火荣;李建峰 -专利权人：深圳市爱普特微电子有限公司
申请日： 2022-02-15 - 公布日： 2022-05-17 - 主分类号： G06F1/12 文献下载
摘要：本发明一种跨时钟域数据传输电路，包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，翻转信号产生电路根据第一时钟信号产生翻转信号，数据采样信号产生电路将翻转信号同步到第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，输入数据流产生电路根据输入信号产生输入数据流，输出数据流产生电路根据数据采样信号和输入数据流生成输出数据流。本申请将数据同步问题转化为信号同步，使用了结构极为简单的两级背靠背同步寄存器，加上一个额外的来自第一时钟域的同步信号，因此通过极少的逻辑资源就可以保证采样时数据稳定可靠。
时钟数据传输电路方法

[发明专利]通讯时钟复位信号处理电路及方法-CN202210135270.8有效
发明人： 蒋征科;李炜;廖火荣;李建峰 -专利权人：深圳市爱普特微电子有限公司
申请日： 2022-02-15 - 公布日： 2022-05-03 - 主分类号： H04L7/00 文献下载
摘要：本发明一种通讯时钟复位信号处理电路，包括通讯时钟域复位信号生成单元、同步单元和采样单元，通讯时钟域复位信号生成单元根据主复位信号生成通讯时钟复位信号，同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，采样单元对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。由此在上电后没有通讯时钟的情况下安全地利用主时钟域的信号对通讯时钟域复位信号进行释放，而如果在上电后有通讯时钟的情况下则用通讯时钟进行复位信号释放，这样在无法预知用户在上电后是否给通讯时钟的情况下可以将芯片安全地置于随时可以通讯的状态。
通讯时钟复位信号处理电路方法