“联测科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]半导体封装结构的制法-CN201110062437.4有效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2011-03-11 - 公布日： 2012-08-29 - 主分类号： H01L21/50 文献下载
摘要：一种半导体封装结构的制法，包括：提供一具有主动面的芯片及一表面上设有底胶层的基材，其中，该芯片的主动面上具有多个导电凸块；将该芯片的主动面结合于该底胶层上，以令各该导电凸块嵌埋入该底胶层中；移除该基材，以外露该底胶层；以及将该芯片通过该底胶层结合于封装基板上，使该芯片通过该多个导电凸块电性连接该封装基板。本发明通过先在芯片的主动面上结合底胶层，再将该底胶层设于该封装基板上，因而无需进行焊接制程，有效减少材料成本，且可简化制程。
半导体封装结构制法

[发明专利]植球方法及应用该植球方法的植球系统-CN200810187739.2无效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2008-12-31 - 公布日： 2010-07-07 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种植球方法及应用该植球方法的植球系统，该植球方法，是在焊球(Solder Balls)植接(Implant)至基板片上所敷设的助焊剂(Flux)上后，对该基板片施予一预设力道的振动外力，使未能对位于(hinged)基板片上的球垫(Ball Pads)的焊球会因该振动外力的作用，归位至基板片上所覆盖的拒焊剂层(Solder Mask)所形成的用以外露基板片的球垫的开孔中，然后再进行回焊(Reflow)作业，以完成基板片上的植球程序。由于焊球能通过本发明的方法而对位至基板片上的球垫，故能有效解决掉球(Missing Ball)的问题，而避免重工(Rework)的需要，并能提供制成品的可靠性。本发明还提供一应用该植球方法的植球系统。
方法应用系统

[发明专利]半导体装置及其制法-CN200810186527.2无效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2008-12-25 - 公布日： 2010-06-30 - 主分类号： H01L21/603 文献下载
摘要：一种半导体装置及其制法，包括具有接置面的基板，该接置面具有多个焊指部且覆盖有一绝缘层，该绝缘层形成有开口露出所述焊指部；以及结合于该基板上的芯片，该芯片包括本体、多个凸块以及自粘性保护层，该自粘性保护层形成于芯片表面上并露出所述凸块，且所述凸块凸出于该自粘性保护层，其中，该自粘性保护层的材料包括感光性粘着剂、热固性粘着剂以及介电材料，且该芯片是通过该自粘性保护层与该基板结合从而使该多个凸块电性连接该多个焊指部，并外露出该开口的至少一端，具有无需额外进行填胶作业即可结合芯片与基板，大幅简化制造工艺和制造成本的优点。
半导体装置及其制法

[发明专利]具有自粘性保护层的半导体晶圆-CN200810161347.9有效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2008-09-23 - 公布日： 2010-03-31 - 主分类号： H01L23/00 文献下载
摘要：一种具有自粘性保护层的半导体晶圆，包括具有第一表面和相对的第二表面的本体；多个形成于该第二表面上的电性连接垫；以及形成于该本体的第二表面及该多个电性连接垫上的保护层；其中，该保护层的材料包括感光性粘着剂、热固化粘着剂以及介电材料。本发明的半导体晶圆的保护层除了可阻绝晶圆表面电路与空气水尘接触外更具有可图案化和粘着的性质，并可利用保护层的自粘性便于使晶圆与后续工艺的电路基板结合，无须在晶圆的预定结合表面涂覆粘着剂，大幅简化例如封装工艺期间与电路基板结合的工序。
具有粘性保护层半导体

[发明专利]半导体装置及其制法-CN200810130650.2无效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2008-07-02 - 公布日： 2009-10-21 - 主分类号： H01L23/48 文献下载
摘要：一种半导体装置及其制法，主要是以湿式蚀刻方式在基板表面形成焊垫，同时翻转作用表面形成有多个连接凸块的半导体芯片，通过该连接凸块对应接置于该基板的焊垫上，其中压合该连接凸块与该焊垫的温度小于该焊垫及该连接凸块的熔点，以供该半导体芯片与该基板通过该连接凸块与该焊垫以压合方式使其互相嵌合而电性连接，以增加该焊垫与该连接凸块的接合强度及提升制造工艺的可靠性。
半导体装置及其制法

[发明专利]半导体装置的制造方法-CN200710169260.1无效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2007-11-07 - 公布日： 2009-05-13 - 主分类号： H01L21/50 文献下载
摘要：一种半导体装置的制造方法，提供一具有复数个电性连接垫且覆盖有一绝缘层的基板，其中所述绝缘层具有开口以露出所述电性连接垫，且在所述基板绝缘层上形成填充材料，以将芯片间隔复数个凸块压合在所述基板上，并且使该凸块电性连接至所述电性连接垫，并使所述填充材料填入及分布于芯片与基板之间以形成填充层，利用预先印刷的填充材料取代传统底部封装步骤，藉此降低半导体装置的生产成本及简化制程。
半导体装置制造方法

[发明专利]多基板区块式封装件及其制法-CN200810128371.2无效
发明人：蔡宪聪 -专利权人： 联测科技股份有限公司
申请日： 2008-07-14 - 公布日： 2009-03-04 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种多基板区块式封装件及其制法，通过将芯片的主动面分割为多个功能区块，各该功能区块以焊线电性连接相对应的基板，且各该功能区块具有其独自的系统，故系统设计者可于各该功能区块设计其独自的线路布局，而不受限于该基板或其他的系统以易于布线，且使该封装件朝向小与薄设计，并且各该功能区块与相对的该基板各自独立，故各该基板之间不会相互影响，以提供良好相容性、可靠度及缩小封装面积。
多基板区块封装及其制法

[发明专利]记忆卡及其制法-CN200710108989.8无效
发明人：蔡铭松;许谢蔚 -专利权人： 联测科技股份有限公司
申请日： 2007-06-11 - 公布日： 2008-12-17 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种记忆卡及其制法，是使用呈记忆卡预定形状的电路板单元接置与电性连接至少一芯片，并于该电路板单元未接置芯片的相对表面贴覆一薄膜，再以模具罩覆该电路板单元与该薄膜而构成相同形状且尺寸大于该电路板单元的模腔，复经填充封装材料于该模腔而形成包覆该芯片及该电路板单元外侧的封装胶体，由此可一体制得预定形状的记忆卡，不需现有技术于后续利用水刀或激光进行切割外型的作业，故可降低制造成本并提升制程良率。
记忆及其制法

[发明专利]一种用以固定板状物件或片状物件的装置-CN03103701.1无效
发明人：林荣德 -专利权人： 联测科技股份有限公司
申请日： 2003-02-17 - 公布日： 2004-08-25 - 主分类号： H05K3/00 文献下载
摘要：一种用以固定板状物件或片状物件的装置，包含有一基座，其四端角各具有一导轨，分别向下、向外延伸。各该导轨分别具有一第一端以及一第二端，令该二导轨第一端之间的距离小于该二导轨的第二端之间的距离，以及四活动固定件，各具有一固定部以及一连接部，其中各该连接部以可滑动的方式分别与该基座上的导轨连接，令这些活动固定件以可滑动的方式设置于该基座上，并可分别沿着这些导轨移动。当这些活动固定件的固定部共同固定该板状物件或片状物件的四角时，这些活动固定件会因该板状物件或片状物件的重量而达到平衡。
一种用以固定物件片状装置

[发明专利]电浆蚀刻方法-CN03101528.X无效
发明人：林荣德;李任哲 -专利权人： 联测科技股份有限公司
申请日： 2003-01-16 - 公布日： 2004-08-04 - 主分类号： H05K3/06 文献下载
摘要：一种电浆蚀刻方法，是用以蚀刻一基材，该基材具有至少一树脂层、以及至少一覆盖于该树脂层的一面上的铜层；该铜层具有一曝露的表面，且该铜层具有至少一开口自该表面通贯至该树脂层；该方法包含下列步骤：一、以该铜层的该表面接触一可与铜产生氧化反应的化学药剂，使该表面产生一层氧化层膜；二、利用一般已知以含氧的气体作为电浆形成气体的电浆蚀刻方法，除去相对于该开口处的树脂材料。
蚀刻方法

[发明专利]印刷电路板的电路布局的电性连接体的制造方法-CN03100227.7无效
发明人：池万国 -专利权人： 联测科技股份有限公司
申请日： 2003-01-03 - 公布日： 2004-07-28 - 主分类号： H05K3/40 文献下载
摘要：一种印刷电路板的电路布局的电性连接体的制造方法，包含有以下步骤：a)准备一基板，在其一面或二面上具有一导电层；b)将该导电层制作为一电路布局，而该电路布局具有第一部分以及第二部分，其中该第一与该第二部分是具有高度差，且该第一部分的高度高于该第二部分，以及c)设置一绝缘层覆盖该电路布局的第二部分，但是让该第一部分暴露；如此，在增层制造法(build－up process)，该第一部分可为层间电性连接体(interfacial connections)，亦可在该第一部分上电镀一层镍－金层，以做为电性连结垫(bonding pads)的用途。
印刷电路板电路布局连接制造方法

[发明专利]结构强化的开窗型半导体封装件-CN02146156.2无效
发明人：蔡宪聪;苏文生;陈坤煌;林进兴;许祐铭;吴文隆 -专利权人： 联测科技股份有限公司
申请日： 2002-10-30 - 公布日： 2004-05-05 - 主分类号： H01L23/00 文献下载
摘要：一种结构强化的开窗型(Window－Type)半导体封装件，是在一开设有开孔的基板上接置至少一芯片，使芯片的作用表面覆盖住、并部分外露于开孔中，从而形成在开孔中的焊线电性连接至基板；然后，敷设一不具导电性的材料至芯片上除作用表面外的部位；接着，在基板上形成一上封装胶体以包覆芯片及不具导电性的材料，并形成一下封装胶体，使下封装胶体填充至基板的开孔中且包覆住焊线。使用不具导电性的材料，在形成上封装胶体前包覆芯片，能够避免芯片(尤其在经历较大热应力的角落或边缘部位)在后续制程中，如上封装胶体固化或热循环中，产生裂损，确保半导体封装件的品质及可靠性。
结构强化开窗半导体封装

[发明专利]多芯片半导体封装件及其制法-CN02146155.4无效
发明人：蔡宪聪;苏文生;陈坤煌;林进兴;许祐铭;吴文隆 -专利权人： 联测科技股份有限公司
申请日： 2002-10-30 - 公布日： 2004-05-05 - 主分类号： H01L25/00 文献下载
摘要：一种多芯片半导体封装件及其制法，制备一具有一上表面及一下表面的基板，使至少一第一芯片接置在基板的上表面上。然后，敷设一不具导电性的材料至第一芯片及基板的上表面上的预定部位。接着，接置至少一第二芯片在不具导电性的材料上，第二芯片形成至少一不会干扰第一芯片的悬浮部分，其中，不具导电性的材料的面积是至少对应第二芯片的面积，使第二芯片的悬浮部分支撑在不具导电性的材料上。由于第二芯片完全支撑在不具导电性的材料上，能够避免第二芯片产生裂损，确保制成封装产品的结构完整及可靠性。
芯片半导体封装及其制法

[发明专利]叠晶型半导体封装件制法及其结构-CN02143102.7无效
发明人：蔡宗哲 -专利权人： 联测科技股份有限公司
申请日： 2002-09-13 - 公布日： 2004-03-17 - 主分类号： H01L21/50 文献下载
摘要：一种叠晶型半导体封装件制法及其结构，先在一基板上安置并电性连接若干第一芯片，至少一支撑件在该基板上架撑起一大小足以遮覆该第一芯片的模块板，其中该模块板对应在各第一芯片上方部开设有至少一孔部，涂布在该模块板上的胶粘剂流入该孔部后滞留，并形成一具有适当厚度的胶粘层；当移掉模块板与支撑件后，再施以叠晶打线，即可制成若干个叠晶型半导体封装件。使用模块板作为布胶时的阻隔屏障，可使大批芯片表面一次完成布胶，能够取代传统的点胶技术，从而使布胶时间明显缩短并可减少封装成本。
叠晶型半导体封装制法及其结构

[发明专利]不具有感光性材质的电路板-CN02143104.3无效
发明人：蔡宗哲;白金泉 -专利权人： 联测科技股份有限公司
申请日： 2002-09-13 - 公布日： 2004-03-17 - 主分类号： H05K1/02 文献下载
摘要：一种不具有感光性材质电路板，包括一其至少一表面上形成有导电迹线(Conductive Traces)的基层，以及一敷设于该基层形成有导电迹线的表面上的非感光性材质层，将该导电迹线气密地覆盖而与外界隔离，且该非感光性材质层形成后，使各导电迹线的终端外露，供焊球、焊块或焊线焊接至各该导电迹线的终端上，而使该电路板通过该焊球或焊线与外界装置或芯片形成电性连接关系。由于该电路板的表面上具有该非感光材质层，已知的在表面上敷设拒焊剂(Solder Mask)的电路板所具有的缺点均可有效解决。
不具感光性材质电路板

1
2
下一页»
尾页
共 26 条