“罗敏涛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]一种支持串行和并行模式的低开销AD控制器电路-CN202010555072.8有效
发明人： 罗敏涛;张春妹;赵翠华;田超;张嘉骏 -专利权人：西安微电子技术研究所
申请日： 2020-06-17 - 公布日： 2023-07-14 - 主分类号： H03M1/12 文献下载
摘要：本发明公开了一种支持串行和并行模式的低开销AD控制器电路，AD控制器连接3个AD转换器，AD控制器内部包括1个串行控制器、3个并行子控制器、1套全局寄存器、3套子控制器寄存器、1个FIFO控制模块、1个MUX单元和1个片内访问接口；AD控制器通过片内访问接口接收SoC片内主控处理器的访问请求，实现全局寄存器以及子控制器的配置，实现AD控制器对AD转换器的控制，并将转换的数字结果存储到FIFO控制模块内，转换结束后SoC片内主控单元判断全局寄存器中的转换完成状态位置位或根据接收中断输出信号从FIFO中读取转换结果。本发明设计结构清晰、控制逻辑简单，且具有较高的可移植性和可复用性，可应用于不同架构的多种芯片中。
一种支持串行并行模式开销 ad 控制器电路

[发明专利]一种AHB-lite总线矩阵的结构-CN202310335219.6在审
发明人：赵翠华;黄九余;娄冕;李磊;罗敏涛;黄巾 -专利权人：西安微电子技术研究所
申请日： 2023-03-30 - 公布日： 2023-07-07 - 主分类号： G06F15/17 文献下载
摘要：本发明公开了一种AHB‑lite总线矩阵的结构，包括：输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；一个主机对应一个主机控制模块，一个从机对应从机控制模块。本发明实现了基于AHB‑lite总线矩阵的多主机多从机的并行访问；同时本发明控制逻辑通用性强，可扩展性好，易于扩展，应用灵活性高。基于无总线访问冲突时的各主机总线访问可以直接传递到从机，加速访问速率；基于AHB‑lite的两级流水，支持多主多从的无缝高效总线访问。
一种 ahb lite 总线矩阵结构

[发明专利]一种适用于多种位宽并行输入数据的CRC校验控制系统-CN202010889797.0有效
发明人：李磊;罗敏涛;赵翠华;李红桥;黄九余;张斌 -专利权人：西安微电子技术研究所
申请日： 2020-08-28 - 公布日： 2023-06-20 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种适用于多种位宽并行输入数据的CRC校验控制系统，AHB接口单元实现对AHB访问协议的解析；CRC计算单元对数据源进行CRC计算后，将CRC值进行输出；CRC预置值单元用于和CRC计算的结果进行比较；比较单元实现对校验值和预置值进行比对；计数单元实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元实现控制系统对外中断的产生。通过采用基于校验数据源选择最佳计算多项式的机制、数据并行校验机制以及中断控制处理机制等，实现对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制系统工作的可靠性，解决了嵌入系统、SoC系统内数据可靠性问题。
一种适用于多种并行输入数据 crc 校验控制系统

[发明专利]一种多模块共享的容量统一分配并独立使用的FIFO控制装置-CN201910208863.0有效
发明人：刘思源;崔媛媛;张海金;罗敏涛 -专利权人：西安微电子技术研究所
申请日： 2019-03-19 - 公布日： 2023-05-02 - 主分类号： G06F12/02 文献下载
摘要：本发明公开了一种多模块共享的容量统一分配并独立使用的FIFO控制装置，该装置包括N个block、K个小容量FIFO和配置共享FIFO单元；block用于发送和接收数据实现与外部的通信；配置共享FIFO单元用于读取各block对K个小容量FIFO的读写访问信号，实现为各block配置FIFO容量、分发和收集各block对FIFO的控制；其中，block为功能模块；FIFO的上限地址回环边界根据配置的FIFO容量变化。该装置能够减小芯片面积和降低芯片成本；该装置结构简单，易于实现，具有较高的可移植性。
一种模块共享容量统一分配独立使用 fifo 控制装置

[发明专利]一种具有匹配查询索引结构的存储空间访问方法及系统-CN202010478887.0有效
发明人：李磊;赵翠华;张斌;罗敏涛;田超;张嘉骏;楚亚楠 -专利权人：西安微电子技术研究所
申请日： 2020-05-29 - 公布日： 2023-05-02 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种具有匹配查询索引结构的存储空间访问方法及系统，包括：发起读写访问请求，所述访问请求包括请求编号和访问信号；根据所述访问编号，查询寄存器组中与所述访问编号相匹配的编号所对应的寄存器，并获取该寄存器中存储的匹配编号；根据获取的所述匹配编号，索引到所述匹配编号对应的索引寄存器，获取所述索引寄存器中存储的索引号，根据获取的所述索引号提取存储空间中与所述索引号对应的头域的偏移地址；根据提取的所述偏移地址和所述访问信号生成用于读写访问存储空间所需的控制信号；根据所述控制信号读写访问所述存储空间。本发明可精简主设备的访问接口，快速实现对目的空间的访问。
一种具有匹配查询索引结构存储空间访问方法系统

[发明专利]一种支持不同封装形式的管脚复用方法和系统-CN202211348841.2在审
发明人：赵翠华;罗敏涛;娄冕;黄巾;杨靓;李海松;李磊;黄九余 -专利权人：西安微电子技术研究所
申请日： 2022-10-31 - 公布日： 2023-01-20 - 主分类号： G06F30/39 文献下载
摘要：本发明公开了一种支持不同封装形式的管脚复用方法和系统，包括以下过程，将不同的封装形式管脚复用进行分割，每种封装形式单独进行管脚复用控制管理，形成封装形式选择配置；将封装形式选择配置写到非易失性存储体中，通过读取非易失性存储体中的封装形式选择配置，通过封装形式选择配置来选择具体封装形式下的复用管脚。在不增加额外管脚的情况下，实现不同封装形式下管脚复用的快速切换，实现芯片不同封装形式下的有效管脚复用，降低用户使用复杂度。
一种支持不同封装形式管脚方法系统

[发明专利]一种用于测试SoC功能的测试电路、测试方法和SoC-CN202010872819.2有效
发明人：赵翠华;李磊;李红桥;罗敏涛;娄冕;刘思源;肖刚;翟孟奎 -专利权人：西安微电子技术研究所
申请日： 2020-08-26 - 公布日： 2022-11-29 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种用于测试SoC功能的测试电路、测试方法和SoC，当测试模式控制寄存器配置SoC为测试模式时，管脚复用选择模块切换并行PROM复用管脚选择片外测试用并行PROM接口，此时：片内测试加载程序控制器用于通过片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的SoC功能测试程序搬运至片内存储器控制器中的片内SRAM；处理器用于执行片内SRAM中的SoC功能测试程序，进行SoC功能测试。本发明可在不增加SoC管脚数的情况下，实现测试程序并行加载，从而可在ATE测试机台上快速完成SoC功能测试，降低电路测试成本。
一种用于测试 soc 功能电路方法

[发明专利]一种缓冲接口电路及基于该电路传输数据的方法和应用-CN201910232887.X有效
发明人： 罗敏涛;娄冕;崔媛媛;李磊 -专利权人：西安微电子技术研究所
申请日： 2019-03-26 - 公布日： 2022-05-17 - 主分类号： G06F13/40 文献下载
摘要：本发明的缓冲接口电路，包括通道一访问控制模块、通道二访问控制模块、通道选择寄存器、MUX单元、同步一模块、同步二模块、双端口缓冲区和外设访问缓冲区控制模块；通道一访问控制模块和通道二访问控制模块一端分别对应连接片内一级总线和片内二级总线，另一端通过MUX单元选择后与双端口缓冲区连接；通道一访问控制模块和通道二访问控制模块分别通过同步一模块和同步二模块与外设访问缓冲区控制模块进行控制信息交互；外设访问缓冲区控制模块的一端连接双端口缓冲区，另一端连接外设模块；实现片内多级总线和外设的高效率数据交互，在保证传输正确可靠的前提下提升性能和效率，有效的解决了内部多级总线主机和外设接口之间数据高效率传输的问题。
一种缓冲接口电路基于传输数据方法应用

[发明专利]一种基于两级BOOT结构的系统级芯片-CN201810533154.5有效
发明人： 罗敏涛;赵翠华;张春妹;刘思源;杨博 -专利权人：西安微电子技术研究所
申请日： 2018-05-29 - 公布日： 2022-03-22 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种基于两级BOOT结构的系统级芯片，包括存储器控制器，存储控制器通过片内总线连接处理器，片内总线连接片内ROM；其中存储器控制器连接存储区一和存储区二；其中存储区一包括串行PROM和并行MRAM，且存储器控制器同一时刻访问串行PROM或并行MRAM；存储区二为并行SRAM；其中片内ROM存储一级BOOT指令，且处理器访问片内ROM存储的内容；其中存储区一中存储二级BOOT指令和用户程序；其中处理器接入BOOTSEL控制引脚；存储器控制器接入ROMSEL控制引脚。采用硬件控制的方式选择上电复位的启动地址和访问的片外存储体类型，并且基于两级BOOT结构实现系统级芯片的三种上电启动方式。
一种基于两级 boot 结构系统芯片

[发明专利]一种基于RISC-V指令集的三级流水线架构、处理器及数据处理方法-CN202111275421.1在审
发明人：赵翠华;张海金;杨靓;娄冕;李红桥;李磊;罗敏涛;黄巾 -专利权人：西安微电子技术研究所
申请日： 2021-10-29 - 公布日： 2022-01-18 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种基于RISC‑V指令集的三级流水线架构，包括取指级模块、译码级模块、执行级模块和寄存器文件；将原来第二级流水，分成了第二级和第三级流水，使第二级流水逻辑降低，有利于主频的提升。本发明通过对当前指令的源、目的寄存器与流水线中目的寄存器进行相关性译码，控制到达后续执行级的指令流，如相关，停顿流水线，如无关，将译码级指令发送至执行级，保证乱序交付下，处理器功能执行的正确性。本发明的架构采用长周期指令并行执行、乱序交付的快速执行方式，允许load/store及除法等执行时间较长的长周期指令，在资源不冲突情况下，可以与ALU，以及其他长周期指令并行执行，加快处理器执行性能。
一种基于 risc 指令三级流水线架构处理器数据处理方法

[发明专利]一种支持上注的容错存储器控制器-CN201810549646.3有效
发明人：娄冕;罗敏涛;刘思源;张海金;田超 -专利权人：西安微电子技术研究所
申请日： 2018-05-31 - 公布日： 2021-11-30 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种支持上注的容错存储器控制器，基于EDAC纠检错算法，将PROM和SRAM的统一控制模式分解为数据域和校验域的独立控制模式，从而构建了支持星载微处理器程序运行和校验元上注并行执行的模式。通过采用纠检错设计结构与可独立控制的配置寄存器相结合的策略，实现了空间程序的上注，在微处理器的存储器控制器中集成了用于纠检错的EDAC编码器和解码器，采用独立控制的编程模式，本发明具有显著的可扩展性，其不局限于片外存储器的类型、容量、数量，可以扩展编程配置寄存器而支持更多数量的外接存储器，具有良好的可移植性和可复用性，构成了可复用的IP，用于SoC系统快速设计。
一种支持容错存储器控制器

[发明专利]一种用于异步交互接口监测的管脚复用电路-CN201810551711.6有效
发明人：赵翠华;罗敏涛;娄冕;田超;刘蕾;刘思源;张嘉骏 -专利权人：西安微电子技术研究所
申请日： 2018-05-31 - 公布日： 2021-08-31 - 主分类号： H03K19/0175 文献下载
摘要：本发明通过一种用于异步交互接口监测的管脚复用电路，监测信号为异步时钟域1和时钟域2间交互的信号，寄存器配置模块对监测管脚和功能管脚复用进行寄存器配置；监测管脚控制模块根据寄存器配置模块输出的N个监测使能对异步时钟域1和时钟域2的N个监测信号进行选择，最终输出1个监测信号为监测输出信号；功能管脚控制模块根据寄存器配置模块输出的功能管脚配置对M个功能管脚的复用进行控制管理，最终获取1个功能信号；管脚选择复用模块根据寄存器配置模块输出的监测功能选择信号，对监测管脚控制模块输出的监测输出信号，以及功能管脚控制模块的功能输入信号、功能输出信号和功能方向选择信号进行管脚复用判定，完成最终的管脚复用功能。
一种用于异步交互接口监测管脚用电

[发明专利]一种基于指令扩展的流水线紧耦合加速器接口结构-CN201911061832.3有效
发明人：娄冕;张海金;杨博;肖建青;黄九余;刘思源;苏若皓;罗敏涛;张嘉骏 -专利权人：西安微电子技术研究所
申请日： 2019-11-01 - 公布日： 2021-08-24 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件RF访问请求，仅当判断有相关产生，产生阻塞应答信号；加速引擎设置在运算执行级，由译码级通过级间寄存器reg3发出的加速器访问请求信号激活加速引擎部件，此时运算执行部件处于旁路状态，运算执行部件与加速器的访问应答进入多路选择器MUX1，多路选择器MUX1将在加速指令标识信号作用下选择相应的结果发往级间寄存器reg4。本发明具有极强的通用性，适用于多数处理器系统。
一种基于指令扩展流水线耦合加速器接口结构

[发明专利]一种异步fifo实现电路-CN201810533118.9有效
发明人：赵翠华;罗敏涛;刘思源;田超;李磊;娄冕;黄九余 -专利权人：西安微电子技术研究所
申请日： 2018-05-25 - 公布日： 2020-08-18 - 主分类号： G06F5/06 文献下载
摘要：本发明一种异步fifo实现电路，包括fifo控制模块，以及基于异步时钟clk1和clk2设置的基于clk1的同步fifo1和基于clk2的同步fifo2；同步fifo1和同步fifo2中的数据宽度相同；fifo控制模块包括与基于clk1的同步fifo1交互的fifo1状态控制模块，与基于clk2的同步fifo2交互的fifo2状态控制模块，以及跨时钟域脉冲转换模块；fifo1状态控制模块和fifo2状态控制模块用于根据电路的输入信号分别对同步fifo1和同步fifo2进行状态控制；状态控制包括IDLE态、WR态和RD态；跨时钟域脉冲转换模块用于clk1时钟域和clk2时钟域之间脉冲信号的转换。
一种异步 fifo 实现电路

[发明专利]一种硅酸盐混凝土原料加工机械-CN202010343294.3在审
发明人： 罗敏涛;廖朝辉 -专利权人： 罗敏涛
申请日： 2020-04-27 - 公布日： 2020-08-11 - 主分类号： B02C4/08 文献下载
摘要：本发明涉及一种硅酸盐混凝土原料加工机械，包括外壳体、破碎机构、翻料循环机构、进料限位框组件和清理毛刷组件，所述外壳体由上到下分为进料斗、筒壳体和落料斗三个部分，所述破碎机构包括相互配合的配合辊和破碎辊，所述翻料循环机构包括圆柱状的筛料筒框和圆弧状的弧形翻料板；本发明提供的机械可以对硅酸盐水泥进行投放前的预处理，对可能存在的结块进行完全充分破碎处理，且不会产生处理遗漏，从而保证了硅酸盐水泥混合后的混凝土的质量。
一种硅酸盐混凝土原料加工机械

1
2
下一页»
尾页
共 21 条