“王吕大”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]一种基于可信模块的CPLD管控方法-CN202310898485.X在审
发明人：王震;宋科;邓硕;李校南;高连跃;张兴凯;吴陟轩;王艳;赵明亮;王吕大;沈月峰;王军;张红磊 -专利权人：北京计算机技术及应用研究所
申请日： 2023-07-21 - 公布日： 2023-10-17 - 主分类号： G06F21/57 文献下载
摘要：本发明涉及一种基于可信模块的CPLD管控方法，属于计算平台技术领域。本发明通过对计算平台硬件电路改进以及对数据包格式的修改，实现了TCM对CPLD的校验、配置和实时监控，有效避免了CPLD上电时或运行时被篡改或替换，消除了主动度量流程被旁路的隐患。
一种基于可信模块 cpld 方法

[发明专利]一种基于FPGA的TCPIP协议栈的实现方法-CN202310736899.2在审
发明人：侯运通;王吕大;沈月峰;张红磊;龚清生;贾振华;龚志力;马贵阳;聂煜桐;李一石 -专利权人：北京计算机技术及应用研究所
申请日： 2023-06-21 - 公布日： 2023-09-15 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及一种基于FPGA的TCPIP协议栈的实现方法，属于网络通信技术领域。本发明设计的一种由FPGA纯逻辑实现的TCP/IP协议栈，可与主流操作系统协议栈稳定通信，FPGA协议栈核心代码易于移植，与其它FPGA外围处理逻辑耦合性低；相比传统资源占用率高、性能低的软核轻量级协议栈，本发明的方案由纯逻辑实现，资源占用率低，性能高。
一种基于 fpga tcpip 协议实现方法

[发明专利]一种基于纠错技术的数据链路传输系统及方法-CN202310535278.8在审
发明人：贾振华;王吕大;沈月峰;侯运通;龚清生;张红磊;马贵阳 -专利权人：北京计算机技术及应用研究所
申请日： 2023-05-12 - 公布日： 2023-08-22 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种基于纠错技术的数据链路传输系统及方法，属于数据链路传输技术领域。本发明中，在发送端的数据流中加入冗余编码，接收端根据冗余编码对传输中产生的误码做自动纠错，这种方法拥有较强的纠正突发和随机错误的能力，使接收端不需要请求重发就可以得到正确的数据流，避免了握手和重传，提高了传输效率。同时加入了流控功能，保证了数据流的完整传输。
一种基于纠错技术数据链传输系统方法

[发明专利]基于100G/400G PRBS测试验证链路实现的高速串行总线链路测试方法-CN202211275635.3在审
发明人：贾振华;张红磊;王吕大;沈月峰;龚清生;侯运通;马贵阳 -专利权人：北京计算机技术及应用研究所
申请日： 2022-10-18 - 公布日： 2023-01-31 - 主分类号： H04L43/08 文献下载
摘要：本发明涉及一种基于100G/400GPRBS测试验证链路实现的高速串行总线链路测试方法，属于链路测试技术领域。本发明采取了一种将并行串行思想相结合的方式，使PRBS测试验证链路实现简单，且时序较好，且该PRBS测试验证链路码型随机，符合链路传输要求，但是又有规律，因此可以利用该PRBS测试验证链路进行高速串行总线的链路测试。
基于 100 400 prbs 测试验证实现高速串行总线方法

[发明专利]一种基于FPGA的LVDS高速通信系统及方法-CN202211033710.5在审
发明人：龚清生;王吕大;沈月峰;赵明亮;张红磊;侯运通;王震;李正坤;孙大东;杨帆;王晓光;陕振;徐海旭 -专利权人：北京计算机技术及应用研究所
申请日： 2022-08-26 - 公布日： 2022-12-09 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种基于FPGA的LVDS高速通信系统及方法，属于LVDS通信技术领域。本发明通过对LVDS电路和对应的FPGA程序模块的设计，实现了FPGA芯片之间的高速通信，并且实现了数据包流控以及错误重传功能，从而实现了可靠传输。
一种基于 fpga lvds 高速通信系统方法

[发明专利]一种基于FPGA的SRIO总线加密传输装置-CN202011167693.5有效
发明人：沈月峰;王吕大;赵明亮;龚清生;侯春雷;杨帆;孙大东;陕振 -专利权人：北京计算机技术及应用研究所
申请日： 2020-10-28 - 公布日： 2022-11-18 - 主分类号： H04L9/40 文献下载
摘要：本发明涉及一种基于FPGA的SRIO总线加密传输装置，属于数据传输技术领域。本发明提出的一种基于FPGA的SRIO总线加密传输装置，该装置基于FPGA可编程逻辑设计实现，同时结合SRIO协议的特点，仅要求用户传输的有效数据载荷为256字节的整数倍，并内置加解密模块实现了高速数据的加密传输，并通过门铃包实现数据帧的同步。该装置能够满足用户数据在现有SRIO网络里的加密传输需求，极大提升了数据传输的安全性，从而满足特定领域的应用需求。
一种基于 fpga srio 总线加密传输装置

[发明专利]一种基于ZYNQ系列FPGA的超高速数据采集装置及方法-CN201910333400.7有效
发明人：沈月峰;赵明亮;龚清生;王吕大;杨帆;孙大东;胡建军;陕振;王晓光 -专利权人：北京计算机技术及应用研究所
申请日： 2019-04-24 - 公布日： 2022-10-14 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及一种基于ZYNQ系列FPGA的超高速数据采集装置及方法，涉及数据采集技术领域。本发明的装置基于RAID阵列控制实现NVMe固态盘阵列的自动化读写访问控制；基于多通道DDR3/DDR4控制器虚拟FIFO技术，极大提升了内存的访问带宽；通过全交换矩阵实现了采集和回放流程中的数据通路选择。该装置具有10GB/s以上的超高性能，可广泛应用于高清视频、雷达数据和AD采集等高性能应用场景。
一种基于 zynq 系列 fpga 超高速数据采集装置方法

[发明专利]一种基于FPGA的降低网络链路层拥塞的系统与方法-CN202210561007.5在审
发明人：侯运通;张红磊;龚清生;聂煜桐;邓硕;沈月峰;王吕大;杨帆;孙大东;陕振;徐海旭;濮约刚;张明庆;贾振华;赵明亮;王艳;李正坤 -专利权人：北京计算机技术及应用研究所
申请日： 2022-05-23 - 公布日： 2022-08-16 - 主分类号： H04L49/90 文献下载
摘要：本发明涉及一种基于FPGA的降低网络链路层拥塞的系统与方法，属于流量控制技术领域。本发明的系统中，所设计的DDR3SRAM的外部缓存大大减少了终端的MAC控制器收到暂停帧的次数，减少了网络的拥塞行为，使终端中的MAC控制器发送行为更加流畅。
一种基于 fpga 降低网络链路层拥塞系统方法

[发明专利]一种异步串行LVDS高速稳定传输系统及方法-CN202110563176.8有效
发明人：侯运通;王飞;沈月峰;王吕大;邱圣斌;张红磊;聂煜桐 -专利权人：北京计算机技术及应用研究所
申请日： 2021-05-24 - 公布日： 2022-07-12 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种异步串行LVDS高速稳定传输系统及方法，涉及数据传输技术领域。本发明在发送端对数据流用多项式进行加扰操作，使数据更具有随机性，对数据流用8b/10b编码，保证传输过程中0和1的平衡，通过控制字动态调整接收数据延迟和相位，能够保证接收数据的时序正确性，从而能够保证接收端采样数据的稳定性，利用本发明的异步串行LVDS高速稳定传输系统实现的LVDS接口链路速度最高达1.25G/s。
一种异步串行 lvds 高速稳定传输系统方法

[发明专利]一种基于FPGA的卷积神经网络加速器-CN202111571289.9在审
发明人：张红磊;聂煜桐;侯运通;沈月峰;龚清生;王吕大 -专利权人：北京计算机技术及应用研究所
申请日： 2021-12-21 - 公布日： 2022-04-22 - 主分类号： G06N3/04 文献下载
摘要：本发明涉及一种基于FPGA的卷积神经网络加速器，属于目标检测技术领域。该方法中，将所述卷积神经网络加速器设计为包括：主机：用于将输入图像数据及权重参数发送给PCIE DMA模块，以及从PCIE DMA模块接收输出结果；运算模块：用于对来自图像数据缓存模块的输入的图像数据和来自权重数据缓存模块的权重参数进行卷积、池化以及逻辑回归运算。本发明通过加速器设计，优化了硬件的能效比，保证了目标检测任务的实时性和稳定性。
一种基于 fpga 卷积神经网络加速器

[发明专利]一种表项存储地址冲突的解决方法-CN202110947466.2在审
发明人：邱圣斌;沈皓;张红磊;侯运通;龚清生;沈月峰;王吕大 -专利权人：北京计算机技术及应用研究所
申请日： 2021-08-18 - 公布日： 2021-12-10 - 主分类号： G06F16/901 文献下载
摘要：本发明涉及一种表项存储地址冲突的解决方法，涉及数据通信技术领域。本发明在配置新增表项时，先用表项关键字缩位计算表项地址，如果地址空闲，直接将表项写入该地址；如果地址被占用，则可能发生了地址冲突，此时读取存储器中表项内容，判断表项内容中的关键字缩位计算得到的地址，是否是表项当前存放的地址，如果是，则判定发生地址冲突，将新增表项通过链表的方式链接到存储器中；如果表项内容中的关键字缩位计算得到的地址，与该表项地址不一致，则将新增表项写入该地址，而将原表项移到另一空闲地址，然后更新原表项链表中“下一个表项地址”字段。本发明既不增加表项存储空间，又能解决表项存储地址冲突问题，同时还能维持较好的处理性能。
一种存储地址冲突解决方法

[发明专利]一种快速丢弃错误报文的装置及方法-CN202111002001.6在审
发明人：邱圣斌;张宁;张洪磊;侯运通;龚清生;沈月峰;王吕大 -专利权人：北京计算机技术及应用研究所
申请日： 2021-08-30 - 公布日： 2021-11-30 - 主分类号： H04L12/26 文献下载
摘要：本发明涉及一种快速丢弃错误报文的装置及方法，涉及网络通信技术领域。本发明采用的方法，既不增加表项存储空间，又能解决表项存储地址冲突问题，同时还能维持较好的处理性能。
一种快速丢弃错误报文装置方法

[发明专利]一种国产化计算平台及其应用加速方法-CN201811246260.1有效
发明人：赵明亮;王吕大;沈月峰 -专利权人：北京计算机技术及应用研究所
申请日： 2018-10-25 - 公布日： 2021-06-08 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种国产化计算平台及其应用加速方法，涉及计算机技术领域。本发明带FPGA异构加速卡的国产化计算平台，把应用所需要的运算分成两个部分，主机(CPU)部分和异构加速卡部分，主机部分主要负责执行流程的控制管理，异构加速卡则负责擅长的大规模并行计算，从而大大提高了整机系统的性能和能效比。
一种国产化计算平台及其应用加速方法

[发明专利]一种高速安全硬盘设计方法-CN201910397568.4有效
发明人：赵明亮;沈月峰;王吕大;冯志华;邹武;王震;丰皇;李子磊;孙大东;程远超;龚清生 -专利权人：北京计算机技术及应用研究所
申请日： 2019-05-14 - 公布日： 2021-06-08 - 主分类号： G06F21/80 文献下载
摘要：本发明涉及一种高速安全硬盘设计方法，涉及计算机存储技术领域。本发明采用延迟更低、速度更高的NVMe接口与主机连接，安全加密防护单元设置多个加密算法核对数据进行加解密，并设置多个硬盘并行存取数据，数据吞吐率可达千兆字节每秒数量级，大大提高了安全硬盘的性能。
一种高速安全硬盘设计方法

[发明专利]基于FPGA的PCIE DMA交互系统及交互方法-CN201911041998.9有效
发明人：龚清生;王吕大;赵明亮;沈月峰;王震;李正坤;孙大东;杨帆;王晓光;胡建军;陕振 -专利权人：北京计算机技术及应用研究所
申请日： 2019-10-30 - 公布日： 2021-02-12 - 主分类号： G06F13/32 文献下载
摘要：本发明涉及一种基于FPGA的PCIE DMA交互系统及交互方法，属于DMA技术领域。本发明采用一种新的方案，对现有CPU轮询寄存器(R2)的方式作了改进，实现了FPGA板卡与CPU之间的PCIE多通道DMA交互，有效降低了对CPU资源和PCIE带宽的占用，提高了PCIE传输效率。
基于 fpga pcie dma 交互系统方法

1
2
下一页»
尾页
共 23 条