“段茂强”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]一种冗余现场总线通信控制器及其实现方法-CN202110658819.7有效
发明人：张志鹏;杨志家;段茂强;王剑;程贺 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-06-15 - 公布日： 2023-10-20 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种冗余现场总线通信控制器及其实现方法，包括两路物理层接口单元，监视状态控制逻辑单元，单通道通信控制器单元。两路物理层接口单元，用于连接现场总线通信控制器与外部两路媒体结合单元构成冗余链路结构，形成双通道总线连接。监视状态控制逻辑单元，包括总线检测单元，总线冗余状态指示单元，总线切换控制单元，有效总线数据选择单元，用于判断信号质量和链路状态，切换有效通路。单通道通信控制器单元用于完成IEC61185‑2现场总线数据通讯、地址表查找匹配、数据链路层定时功能。其优点在于面向现场总线的安全和可靠性需求，增强网络化能力，在单现场总线通信控制器中实现双通道冗余通信，从而提高现场总线的易用性、安全性和可靠性。
一种冗余现场总线通信控制器及其实现方法

[发明专利]一种用于高速工业以太网主站冗余的方法-CN202010012216.5有效
发明人：刘志峰;王建军;杨志家;谢闯;段茂强;程贺 -专利权人：中国科学院沈阳自动化研究所
申请日： 2020-01-07 - 公布日： 2023-09-19 - 主分类号： H04L41/0668 文献下载
摘要：本发明涉及一种用于高速工业以太网主站冗余的方法，包括：当活动主站AMN工作时，冗余主站SMN作为活动主站AMN的从站，并与活动主站AMN进行同步周期通信、监听网络；当活动主站AMN掉线后，按照冗余主站SMN的优先级转变为活动主站AMN并接管网络。本发明是在高速工业以太网标准主站基础上，实现具有冗余功能的主站。冗余结构具有热插拔，支持多个冗余节点，切换速度快，性能稳定的特点。在工业过程控制，运动控制等领域，保证了网络运行的健壮性和稳定性。
一种用于高速工业以太网冗余方法

[发明专利]基于MODBUS的功能安全实现方法-CN202111599421.7在审
发明人：杨志家;王建军;段茂强;刘志峰;董策;谢闯;崔书平;赵纯 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-12-24 - 公布日： 2023-06-27 - 主分类号： H04L12/40 文献下载
摘要：本发明涉及一种基于工业通信协议MODBUS的功能安全实现方法，包含以下步骤：1.实现三种功能模块；2.将openSAFETY协议通过实现的功能模块融合于MODBUS通信协议中，在MODBUS上实现openSAFETY的功能安全应用。其中，功能块包括：安全校验模块；参数配置模块；对象字典映射模块。本发明针对现有技术中的不足，提供了基于MODBUS的openSAFETY功能安全实现方法，在数据应用层保证了数据的完整性和可靠性。
基于 modbus 功能安全实现方法

[发明专利]一种带冗余控制器的高速通信背板及其通信方法-CN202111591345.5在审
发明人：杨志家;焦平;谢闯;王剑;段茂强;董策;赵纯;崔书平 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-12-23 - 公布日： 2023-06-27 - 主分类号： H04L41/0663 文献下载
摘要：本发明涉及一种带冗余控制器的高速通信背板及其通信方法，所述背板通信上有主控制器卡1、主控制器卡2，多个IO板卡，带有多个高速连接器的通信背板。两个主控制器卡之间使用一个高速LVDS通信接口进行数据热备，实现主控制器卡冗余。主控制器卡和IO板卡通过两个高速MLVDS通信接口进行互联，实现背板通信总线冗余。本发明周期性通信时总线通信协议支持优化序列组合工作方式，高速设备和慢速设备经过合理配置每个IO板卡调度时间，减少通信空闲时间，提高总线数据交换速度。总线通信协议报文包括目的地址，源地址、类型、时间戳、状态位、数据长度、数据，CRC校验等内容。报文内容可用来进行身份校验，时间同步、状态监测、数据校验，确保背板通信数据安全性和可靠性。
一种冗余控制器高速通信背板及其方法

[发明专利]一种用于高速工业以太网介质冗余的方法-CN202111599415.1在审
发明人：杨志家;王建军;段茂强;焦平;刘志峰;董策;谢闯;王剑 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-12-24 - 公布日： 2023-06-27 - 主分类号： G05B19/042 文献下载
摘要：发明涉及一种用于高速工业以太网介质冗余的方法。该方法通过在工业以太网络中使用三网连接方式，即主从设备之间采用三网线路数据拓扑结构，在这三个独立的网络中同时收发相同的数据，其中任意一条网络都可以被认为是主通讯线路，而其他两条是这条主通讯线路的备份。该方法当主通讯线路不畅时，备份通路替换原主通信线路成为主通信线路，保持网络可以继续通讯，从而保证网络的健壮性与稳定性。
一种用于高速工业以太网介质冗余方法

[发明专利]一种基于现场总线通信控制器的系统级芯片架构-CN202110652374.1在审
发明人：张志鹏;杨志家;董策;谢闯;段茂强 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-06-11 - 公布日： 2022-12-13 - 主分类号： G06F13/12 文献下载
摘要：本发明涉及一种基于现场总线通信控制器的系统级芯片架构，包括现场总线通信控制器，用于在现场总线通信控制器与数据存储控制器之间构建数据传递通路，实现与数据存储控制器之间的数据传输，并通过AHB总线与微控制器单元进行通信；数据存储控制器，集成同步双端口SRAM，用于分别通过端口A与AHB总线、现场总线通信控制器进行读写数据；微控制器单元，用于通过AHB总线对现场总线通信控制器进行配置。本发明可以实现适用于将微控制器单元、存储器和IEC61158现场总线通信控制器以及通用外设集成的系统级芯片架构，即设计出现场总线片上系统级芯片，从而简化用户的设计难度，降低用户的产品成本，缩短用户产品的上市周期，提高用户产品的竞争力。
一种基于现场总线通信控制器系统芯片架构

[发明专利]用于工业网络设备间时间同步的时钟漂移补偿方法及电路-CN202011303374.2在审
发明人：王剑;谢闯;杨志家;段茂强;赵纯 -专利权人：中国科学院沈阳自动化研究所
申请日： 2020-11-19 - 公布日： 2022-05-20 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及用于工业网络设备间时间同步的时钟漂移补偿方法及电路。第一步，主时钟设备周期发送带有系统时间的数据帧，同步设备收到该数据帧后，提取出系统时间，并记录收到数据帧时刻的本地时间和本地时钟的计数值；第二步，在Tn时刻，判断同步周期n‑1内的时钟周期数的值是否大于门限值；若大于门限值，则转至第三步；否则，直接将时间偏差补偿到本地时间内，之后转至第四步；第三步，同时进行时间偏差补偿和频率偏差补偿；第四步，在Tn+1时刻，重复执行第一～三步，使时钟漂移补偿连续的周期执行。采用时间偏差和频率偏差分离补偿的方式，并增加了快速补偿阶段，能够提高误差补偿的收敛速度，简化电路结构，降低对同步周期的要求，增加了该方法的适用范围。
用于工业网络设备时间同步时钟漂移补偿方法电路

[发明专利]一种用于(2,1,N)卷积编码的通用方法-CN201610940598.1有效
发明人： 段茂强;杨志家;刘志峰;吕岩;王建军 -专利权人：中国科学院沈阳自动化研究所
申请日： 2016-11-01 - 公布日： 2021-01-12 - 主分类号： H03M13/23 文献下载
摘要：本发明涉及一种用于(2,1,N)卷积编码的通用方法。该方法通过预设的多项式参数就可以达到不同N值的卷积编码。该方法可以用在(2,1,N)串行卷积编码上，其配置的多项式参数为不同N值的生成多项式。而该方法用于并行(2,1,N)卷积编码时，需要事先根据串行结构推导出并行结构，以此为并行配置的多项式参数。本发明的卷积编码的通用方法，可以用于软件计算也可用于硬件实现，可以满足不同条件下的实际应用。
一种用于卷积编码通用方法

[发明专利]基于IEEE802-15-4标准的安全服务协处理器的实现方法-CN201711404595.7在审
发明人：董策;于海斌;杨志家;谢闯;王剑;段茂强;张志鹏;张超 -专利权人：中国科学院沈阳自动化研究所
申请日： 2017-12-22 - 公布日： 2019-07-02 - 主分类号： H04L9/06 文献下载
摘要：本发明涉及基于IEEE802‑15‑4标准的安全服务协处理器的实现方法，通过硬件自动地对报文进行加解密和认证操作，实现数据保密性和数据真实性安全服务，包括以下步骤：将安全服务协处理器自顶向下分为CCM*层、Block Cipher Mode层和AES‑128层；所述CCM*层用于实现CCM*模式；对原始报文进行加密及认证，或者对接收到的报文进行解密及校验；所述Block Cipher Mode层用于实现分组密码工作模式；将CCM*层输出的数据块经加密或解密操作后返回至CCM*层；所述AES‑128层用于实现AES加密和解密；将Block Cipher Mode层输出的128‑bit数据经加密或解密操作后返回至Block Cipher Mode层。本发明既能单独实现多种分组密法算法工作模式，还能够实现IEEE 802.15.4标准中CCM*模式的加解密功能和认证功能，能够满足无线传感器网络的信息安全功能和需求。解决了传统上控制过程复杂、处理器工作负载繁重的弊端。
安全服务协处理器加密工作模式解密操作加解密报文无线传感器网络信息安全功能数据保密性数据真实性分组密码工作负载控制过程认证操作认证功能原始报文自顶向下输出校验返回数据块自动地解密处理器算法分组认证

[发明专利]一种时钟状态指示电路及方法-CN201410679855.1有效
发明人：谢闯;杨志家;王剑;董策;段茂强;吕岩;张超 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-11-24 - 公布日： 2019-01-04 - 主分类号： H03K5/1534 文献下载
摘要：本发明涉及一种时钟状态指示电路，包括时钟分频电路、边沿修正电路、边沿检测电路和移位寄存器电路；所述时钟分频电路与边沿修正电路连接；所述边沿修正电路与边沿检测电路、移位寄存器电路连接；所述边沿检测电路与移位寄存器电路连接；其方法为生成不同的分频时钟信号和周期复位信号，通过移位寄存器的移位和复位操作指示时钟状态。本发明电路当采用2分频时，最小可采用六个触发器和二个门电路即可以实现时钟状态指示功能，具有结构简单、运行功耗小等优点。
一种时钟状态指示电路方法

[发明专利]一种用于FSK信号的快速载波频偏估计及校正方法-CN201410686680.7有效
发明人： 段茂强;杨志家;王剑;董策;谢闯 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-11-25 - 公布日： 2018-11-27 - 主分类号： H04L25/02 文献下载
摘要：本发明涉及一种用于FSK信号的快速载波频偏估计及校正的方法。该方法通过输入经过射频模块产生的低中频I/Q两路信号，与DDS产生的信号进行相关运算及滤波处理，再进行均值运算，在事先存入的均值‑频偏查找表中进行对应查询即可对频率偏差估计估计值，再把这个值反馈给前面的DDS就可以进行频偏消除完成频偏校正过程。本发明载波频偏估计速度快，在进行频偏校正后可以提高接收机的整体性能。
一种用于 fsk 信号快速载波估计校正方法

[发明专利]支持多通信序列自动构建的WIA-PA通信序列控制器-CN201410566359.5有效
发明人：王剑;杨志家;谢闯;董策;段茂强 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-10-22 - 公布日： 2018-07-31 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及支持多通信序列自动构建的WIA‑PA通信序列控制器，包括顺序连接的译码电路、状态机和定时器组；译码电路，用于接收处理器发来的定义通信序列类型的操作码，并将操作码解析成通信请求信号发送给状态机；状态机，用于根据通信请求信号控制定时器组中的定时器以及接收机、发送机和物理射频电路的开启和关闭，并按照当前通信序列的要求完成数据的收发，控制通信流程的执行；与发送机、接收机、物理射频电路连接；定时器组，用于通信序列中各时间参数进行定时，接收状态机的定时使能信号，生成定时溢出指示信号至状态机。本发明采用通信序列控制器取代处理器对整个通信流程进行控制，能够提高通信的实时性，降低处理器的工作负载。
支持通信序列自动构建 wia pa 控制器

[发明专利]一种低功耗精确的休眠定时器电路及方法-CN201410683200.1有效
发明人：谢闯;董策;段茂强;张志鹏;杨志家;王剑;崔书平 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-11-24 - 公布日： 2018-07-20 - 主分类号： H03K17/28 文献下载
摘要：本发明涉及一种低功耗精确的休眠定时器电路，包括高频时钟源、低频时钟源、时钟状态指示电路、控制电路、定时器、高频定时余量计算器、低频定时余量计算器、比较器、定时结果判决器。其方法为通过两个定时器的自动切换完成休眠定时。本发明电路采用高频定时器、低频定时器、时钟状态指示电路、控制电路、高频定时余量计算器、低频定时余量计算器等电路结构，采用硬件控制高频定时器、低频定时器的方法，解决了传统需要靠处理器进行切换的缺点，减少了处理器资源开销，提高了定时精度，降低了系统功耗。
一种功耗精确休眠定时器电路方法

[发明专利]一种可以自动计算延时的定时器电路及方法-CN201410680243.4有效
发明人：谢闯;王剑;杨志家;董策;段茂强;刘铁锋;张志鹏 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-11-24 - 公布日： 2018-06-19 - 主分类号： G05B19/04 文献下载
摘要：本发明涉及一种可以自动计算延时的定时器电路，包括定时器以及与其连接的定时控制电路；所述定时器用于产生计数值，输入使能信号，发送计数值至定时控制电路；定时控制电路用于根据输入的延时信息进行锁存比较，输出比较结果。其方法是通过硬件计算延时锁存值、传统的定时器、定时模式控制等，完成自动计算延时的定时器。本发明电路包括延时锁存电路、定时模式电路等结构，可直接进行延时值计算，避免了传统设计需要处理器参与计算的缺点，减少了处理器资源开销，也为全硬件实现协议提供了方便。 1
定时器延时定时控制电路自动计算定时器电路定时模式锁存电路延时锁存电路处理器资源传统设计使能信号输出比较协议提供延时信息传统的全硬件处理器发送

[发明专利]一种高速高精度数字脉冲发生电路及脉冲发生方法-CN201410719073.6有效
发明人：吕岩;杨志家;段茂强;王剑;刘志峰;王建军 -专利权人：中国科学院沈阳自动化研究所
申请日： 2014-11-30 - 公布日： 2018-05-18 - 主分类号： H03K3/02 文献下载
摘要：本发明涉及一种高速高精度数字脉冲发生电路及脉冲发生方法，利用此数字电路可以生成可编程参考脉冲和可变脉冲的序列，以精确的定时步长调整各脉冲序列中的脉冲宽度和脉冲序列之间的相位偏移。此电路拥有定时步长自动校准功能，能够适应大范围的温度变化和供电电源的变化的影响。它由系统时钟输入电路、寄存器控制电路、系统时钟脉冲定时器电路、环路振荡器脉冲定时电路、逻辑单元延迟脉冲定时电路和脉冲输出电路构成，具有高速和高精度特点，生成电路采用全数字实现，性价比高，可用于电子测量、半导体测试、雷达控制和高精度工业测控领域。
一种高速高精度数字脉冲发生电路方法

1
2
下一页»
尾页
共 25 条