“张猛华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]一种基于多加密算法的车载数据加密方法-CN202110425343.2有效
发明人：洪泽;陈振娇;张猛华;雷志军;李雷 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-04-20 - 公布日： 2023-05-02 - 主分类号： H04L9/40 文献下载
摘要：本发明公开一种基于多加密算法的车载数据加密方法，属于车辆信息安全领域。本发明的种基于多加密算法的车载数据加密方法通过加密算法先进行身份识别，在身份认证成功后，在车载芯片和管理芯片进行密钥的交互，最后车载芯片发送加密信息给管理芯片，管理芯片对加密数据进行解密处理和控制；该方法将多种加密算法融合在一起，有效的提高了车辆信息的安全性，避免车辆信息被非法泄露、车辆被非法控制等问题，进一步提高数据传输的安全性。
一种基于加密算法车载数据加密方法

[发明专利]一种基于SHA-1身份认证的FT2232H程序烧写设备及方法-CN202110400688.2有效
发明人：洪泽;张铆;陈振娇;张猛华 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-04-14 - 公布日： 2022-08-16 - 主分类号： G06F21/31 文献下载
摘要：本发明公开一种基于SHA‑1身份认证的FT2232H程序烧写设备及方法，属于嵌入式应用领域，基于SHA‑1加密算法进行系统身份认证，采用FTDI的USB2.0通信芯片FT2232H和SOC设计了一种高效、安全的存储器烧写系统。存储器烧写系统分为上位机和下位机，上位机利用FT2232H异步FIFO接口与SOC的TAP接口相连，TAP接口与下位机SOC的OCD模块相连，完成数据的相互传输。上位机利用SHA‑1加密算法生成MAC值与下位机完成身份确认，利用调用其提供的动态链接库DLL，可以实现各种存储器的快速烧写。
一种基于 sha 身份认证 ft2232h 程序设备方法

[发明专利]一种二级cache控制器结构-CN202110501000.X有效
发明人：刘悦;沈婧;薛海卫;陈振娇;黄旭东;张猛华 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-05-08 - 公布日： 2022-08-02 - 主分类号： G06F12/0893 文献下载
摘要：本发明公开一种二级cache控制器结构，属于存储领域。二级cache控制器结构中添加了模式配置功能寄存器对内存保护页属性寄存器的写功能，当存储空间配置为cache时，自动配置对应的页属性寄存器关闭cache物理地址的写权限，避免因为物理地址的写入而引起cache数据命中时候读取错误的数据。且节省了电路资源，减少CPU的写操作的延迟，便于Debug，提高系统的可靠性。
一种二级 cache 控制器结构

[发明专利]基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列-CN202010972106.3有效
发明人：陈玉蓉;沈婧;黄韵荃;张猛华 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-09-16 - 公布日： 2022-08-02 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及集成电路技术领域，涉及一种基于DICE结构的SRAM存储单元加固方法和SRAM存储阵列。所述方法包括：在电路设计双互锁存储单元DICE结构的基础上，在不能共用源端和漏端的起开关作用的NMOS管之间增加NMOS隔离管，增加的所述NMOS隔离管的栅极接GND。解决了现有版图技术中，相邻NMOS管之间，在总剂量辐射下会产生漏电流的问题。对电路设计中敏感MOS管在版图方面进行交叉布局，拉大敏感节点的距离，从而大大降低单粒子辐射时电路翻转的概率。达到了在没有影响功能的前提下使得SRAM存储单元及阵列具有抗辐射能力的效果。
基于 dice 结构 sram 存储单元加固方法阵列

[发明专利]一种双芯片备份切换电路及切换方法-CN202210398783.8在审
发明人：吴邵峰;许伟通;沈婧;张猛华 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-04-02 - 公布日： 2022-06-28 - 主分类号： G06F11/20 文献下载
摘要：本发明公开一种双芯片备份切换电路及切换方法，属于电子工程技术领域。所述双芯片备份切换电路包括两个功能型号相同的芯片：主芯片和备份芯片；所述主芯片负责完成当前系统中的控制或者运算职能，主芯片和备份芯片互相监测对方是否失效；芯片的RESET信号与GPIO引脚的弱上拉口作“与”逻辑，给与两个芯片控制对方硬件复位的能力。当备份芯片检测到主芯片功能失效时，将发送复位信号重启失效芯片，并将备份芯片切换为主芯片，继续执行功能；失效芯片重启后将切换为备份芯片的角色，实现无需外部干预的双芯片备份系统自动切换。
一种芯片备份切换电路方法

[发明专利]一种硬件可编程异构多核片上系统-CN202010333344.X有效
发明人：谢长生;黄旭东;张猛华;陈振娇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-04-24 - 公布日： 2021-11-30 - 主分类号： G06F15/78 文献下载
摘要：本发明公开一种硬件可编程异构多核片上系统，属于集成电路技术领域。该片上系统将多核DSP、多核MPU、GPU、FPGA以及众多的IP组件，通过片上高速总线互连网络有机地组合在一起，构成一个硬件可编程、处理器多核异构的片上系统芯片，充分发挥各个异构核的专长。本发明通过多核DSP和FPGA组成的区域，用来完成高吞吐率数据预处理、密集数据运算、底层算法等业务的实现；多核MPU、GPU、FPGA加速器组成的区域，用来完成用户界面、高层算法、应用程序运行、网络传输等业务的实现。并且FPGA还可以实现多核DSP、多核MPU中所需要的硬件加速功能。基于硬件可重构，本芯片架构提高了片上系统集成的灵活性，及后期产品的可扩展性、可升级性。
一种硬件可编程多核系统

[发明专利]一种用于悬索桥吊索固定的工装夹具-CN202011081160.5有效
发明人：马征;刘彬;王笑天;王杏艳;岳莉;祝涛;石磊;刘艳成;权伟;徐洪彬;杨斌;张华;马志勇;霍伟光;董兆松;刘海崴;周毅;马磊;张猛华;杨晓曦 -专利权人：马征
申请日： 2020-10-12 - 公布日： 2021-04-16 - 主分类号： E01D19/16 文献下载
摘要：本发明公开了一种用于悬索桥吊索固定的工装夹具，包括主壳体，所述主壳体的下端固定安装有底部主支撑板，所述主壳体的内部均匀安装有两个电机，所述电机的前端固定安装有电机齿轮，所述电机齿轮的上方安装有传动齿轮，所述传动齿轮的中间固定安装有螺纹套管，所述螺纹套管的中间活动安装有螺纹杆，所述螺纹杆的外端固定安装有加固夹板，所述主壳体的两端均活动安装有旋转壳体，所述旋转壳体的底端固定安装有旋转副支撑板。本发明通过安装有主壳体、底部主支撑板、加固夹板、旋转壳体和旋转副支撑板可以快速的对吊索进行装夹固定，且在悬吊过程中吊索不易脱落，提高施工过程中的安全性，结构简单、操作方便。
一种用于悬索桥吊索固定工装夹具

[发明专利]一种涨水退水时对桥墩的防护装置及施工方法-CN202011080224.X在审
发明人：马征;刘彬;王笑天;王杏艳;岳莉;祝涛;石磊;刘艳成;权伟;徐洪彬;杨斌;张华;马志勇;霍伟光;董兆松;刘海崴;周毅;马磊;张猛华;杨晓曦 -专利权人：马征
申请日： 2020-10-10 - 公布日： 2020-12-29 - 主分类号： E01D19/02 文献下载
摘要：本发明属于道路桥梁技术领域，具体涉及一种涨水退水时对桥墩的防护装置及施工方法。本发明提供的一种涨水退水时对桥墩的防护装置，包括固装在墩台上的桥墩，桥墩上设有桥体，在桥墩前后两侧均设有防护装置，防护装置包括固装在防护本体上的两个侧护板，两个侧护板呈放射状向外延伸，两个侧护板之间设有夹角，两个所述侧护板的一端对接在一起或其延长线相交。本发明设置在桥墩的前后两侧，在涨潮和落潮时，能将涨水与退水时对桥墩冲击的水进行阻挡和分流，保护桥梁的安全和提高使用寿命。
一种涨水退水时桥墩防护装置施工方法

[发明专利]一种双模输入抗单粒子效应的SRAM快速读出电路结构-CN202010972109.7在审
发明人：沈婧;陈玉蓉;薛海卫;张猛华;强小燕;陈振娇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-09-16 - 公布日： 2020-12-25 - 主分类号： G11C7/06 文献下载
摘要：本发明公开涉及一种双模输入抗单粒子效应的SRAM快速读出电路结构，电路结构中包括两个灵敏放大器，十六个NCMOS管和十六个PCMOS管，两组数据通过两个灵敏放大器放大后输入与锁存单元连接，锁存单元的两端分别与带两级OE控制的读出单元相连，数据Q被读出，利用灵敏放大器双模的结构来解决信号在通路上发生单粒子翻转的问题，两级OE控制的读出单元能够提高信号的抗扰动能力，锁存单元的输入直接与读出单元相连缩短读出时间。所以该双模输入抗单粒子效应的SRAM快速读出电路结构能够有效的提高SRAM读出电路的抗单粒子效应能力，同时缩短SRAM读出电路的读出时间，提高电路系统的工作频率。
一种双模输入粒子效应 sram 快速读出电路结构

[发明专利]安全通用数字信号处理DSP芯片-CN201910385154.X在审
发明人：陈振娇;于宗光;张猛华;徐新宇;黄旭东;张宇涵 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-05-09 - 公布日： 2019-08-16 - 主分类号： G06F21/72 文献下载
摘要：本申请揭示了一种安全通用DSP芯片，包括DSP电路以及内置于DSP电路中的通用DSP内核、OTP存储模块、AES模块、BootLoader模块、SRAM自刷新模块以及SRAM，DSP电路上电复位之后，SRAM自刷新模块将SRAM刷新清空，BootLoader模块将OTP存储模块中的数据读取至对应的寄存器中；DSP电路启动内部复位信号，DSP内核控制BootLoader模块中的数据读取单元将DSP芯片外的程序存储器中的程序代码数据读入至SRAM中；AES模块对程序代码数据进行对应的加密或解密处理。本申请通过在DSP电路中增加AES模块实现对数据的加密或解密，可有效地防止需要安全防护的数据在芯片端口被直接读取，对运行在DSP内的程序代码数据和DSP运算数据进行了严格保护，提高了DSP电路中数据的安全性。
程序代码数据安全通用存储模块自刷新加密数字信号处理DSP 内部复位信号数据读取单元程序存储器安全防护解密处理上电复位数据读取芯片端口运算数据直接读取通用DSP 寄存器有效地解密读入内核清空申请芯片

[发明专利]一种保障PLL输出时钟的补偿装置-CN201811582385.1在审
发明人： 张猛华;于宗光;薛海卫;陈振娇;张继 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2018-12-24 - 公布日： 2019-04-26 - 主分类号： H03L7/08 文献下载
摘要：本发明公开一种保障PLL输出时钟的补偿装置，属于补偿电路技术领域。所述保障PLL输出时钟的补偿装置包括输入时钟缺失检测电路、多路选择器、锁相环PLL电路和时钟发生器。所述输入时钟缺失检测电路用于检测输入时钟PLLCLKIN而输出检测选择控制PLLSEL信号；所述多路选择器依据所述PLLSEL信号选择不同的时钟源输出至PLLCLKOUT；所述锁相环PLL电路提供输入时钟非缺失状态下的倍频输出时钟PLLVCO至所述多路选择器；所述时钟发生器提供输入时钟缺失状态下的输出补偿时钟PLLMISCLK。
输出时钟输入时钟多路选择器补偿装置时钟发生器缺失检测缺失状态锁相环电路补偿电路检测输入输出补偿输出检测信号选择选择控制时钟源倍频输出

[发明专利]一种基于AES算法的通用DSP安全加解密系统-CN201811395130.4在审
发明人：陈振娇;张猛华;徐新宇;张宇涵;强小燕 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2018-11-22 - 公布日： 2019-03-19 - 主分类号： G06F21/60 文献下载
摘要：本发明公开了一种基于AES算法的通用DSP安全加解密系统，包括基于AES算法的上位机、通用数字信号处理器、串口下载器、基于AES算法的解密模块、OTP存储模块和程序存储器；上位机用于将需要安全防护的程序代码经加密后生成密文程序代码作为加密秘钥存储在程序存储器中，上位机还用于将加密过程中生成的十一轮解密密钥经过串口下载器下载到OTP存储模块中。本发明可有效的防止程序代码在总线接口被直接读取，对运行在DSP内的程序代码进行了严格保护，在数据生成、数据传输、数据存储、数据运行等各个环节，本发明均能安全防护，有效的保证了运行系统的数据安全。
程序代码上位机程序存储器加解密系统安全防护串口下载存储模块通用DSP 通用数字信号处理器加密后生成密文加密过程解密密钥解密模块数据安全数据传输数据存储数据生成数据运行运行系统直接读取总线接口秘钥下载加密存储安全环节保证

1
共 12 条