“刘镇弢”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种用于高效视频编码反变换运算的并行结构构造方法-CN201510795422.7有效
发明人： 刘镇弢;王杏军;蒋林;刘有耀 -专利权人：西安邮电大学
申请日： 2015-11-18 - 公布日： 2018-12-07 - 主分类号： H04N19/60 文献下载
摘要：高效视频编码反变换运算的并行结构构造方法，针对HEVC编码中的反变换算法，对反变换进行并行化分析。利用2×4二维处理元上对4×4的TU进行反变换运算的并行处理，2×4二维处理元以并行方式依次完成基于奇偶分解运算垂直和水平反变换运算。本发明可以有效地降低了反变换的计算复杂度，缩短了编解码时间，加快了编解码处理过程。
一种用于高效视频编码变换运算并行结构构造方法

[发明专利]阵列处理器中簇内存储访问行列两级交换电路-CN201610866337.X有效
发明人：蒋林;郭佳乐;山蕊;朱筠;谢晓燕;刘镇弢;张新 -专利权人：西安邮电大学
申请日： 2016-09-30 - 公布日： 2018-08-24 - 主分类号： G06F12/0884 文献下载
摘要：簇内存储访问行列两级交换电路主要适用于上层为4*4个轻核处理单元PE组成的阵列处理器簇PEG，下层为4*4个512*16bit大小RAM块的阵列结构中，完成阵列处理器与分布式存储间高速数据交互访问，属于集成电路设计技术领域。本设计采用“行交换+列交换”的两级交换结构，通过行列两级交换结构及本地存储单元优先访问策略，能够完成4*4阵列处理器对16个分布式存储块的并行全访问，支持本地存储优先访问远程存储次之的优先级策略，减小数据访问延迟、提高访存带宽、提高资源利用率。
阵列处理器中簇内存储访问行列两级交换电路

[发明专利]一种HEVC帧内预测模式快速选择方法-CN201510799168.8在审
发明人：朱筠;谢晓燕;王欢;刘镇弢 -专利权人：西安邮电大学
申请日： 2015-11-18 - 公布日： 2016-08-10 - 主分类号： H04N19/11 文献下载
摘要：本发明涉及一种HEVC帧内预测模式快速选择方法，针对在帧内预测中增加的预测模式引起的计算复杂度高的问题。基于相邻的角度预测模式间的预测方向相差不到10°，对帧内预测的预测单元PU（Prediction Unit）的强纹理方向进行粗筛选，然后对粗筛选后的预测模式进行率失真优化计算，选择出代价值最小的前三个模式进行再次筛选。通过对35种预测模式进行初次筛选和再次筛选，快速精确的找到成为最优预测模式概率最大的候选模式，有效的降低了原有帧内预测编码算法的计算复杂度。
一种 hevc 预测模式快速选择方法

[发明专利]一种新型数据流DSP中信号处理硬件的控制器结构-CN201110046745.8无效
发明人：李涛;刘镇弢;蒋林;韩俊刚;杜慧敏 -专利权人：西安邮电学院
申请日： 2011-02-25 - 公布日： 2012-08-29 - 主分类号： G05B19/05 文献下载
摘要：一种新型数据流DSP中信号处理硬件的控制器结构，主要是由算数逻辑扩展自动机(algorithmic FSM)构成的输入输出控制群，由扩展自动机单元构成，状态转移的条件可以是算数逻辑表达式，输出也是算数逻辑表达式的结果。扩展自动机单元包括：1)所有的选择器，(2)所有的运算器(OP1，…，OPn)，(3)所有的比较器(CMP1，…，CMPk)，(4)逻辑运算器。这些单元都是可重构的。这种自动机单元是专门为底层的硬件编程而设计的，并针对典型的图像和视频处理算法做了优化设计。具有极高的执行效率。
一种新型数据流 dsp 信号处理硬件控制器结构

[发明专利]可编程操作级并行单元之间的同步结构-CN201110046744.3无效
发明人：杜慧敏;刘镇弢;蒋林;韩俊刚 -专利权人：西安邮电学院
申请日： 2011-02-25 - 公布日： 2012-08-29 - 主分类号： G06F15/80 文献下载
摘要：一种新型的基于邻接互连的阵列结构以及阵列单元之间的同步结构，该阵列中的每个单元，是通过软件可编程的，称为可编程处理元PPE(Programmable Processing Element)。每个单元与它邻接单元之间的连线只有东、西、南、北四个方向，是一种固定连接关系。PPE单元之间通过标志寄存器来实现数据的同步。每个PPE单元，称之为本地PPE，包含了东、西、南、北四个不同方向寄存器，称之为方向标志寄存器。当某个方向的数据准备好之后，给相应方向标志寄存器设置指示(高或者低电平)。相邻单元读取后将标志恢复，以此机制以完成数据同步。
可编程操作并行单元之间同步结构

[发明专利]一种新型阵列视频信号处理单元结构-CN201110046537.8无效
发明人：李涛;蒋林;刘镇弢;韩俊刚;杜慧敏 -专利权人：西安邮电学院
申请日： 2011-02-25 - 公布日： 2012-08-29 - 主分类号： H04N5/14 文献下载
摘要：一种新型阵列视频信号处理器中处理单元的结构，包括一个算术运算符、两个输入选择器、两个输入寄存器、一个扇出控制器和四个可配置的缓存器。基本运算单元可以实现算术运算操作、比较操作、移位操作、转换操作、逻辑操作和其它的专用操作。这些操作可以组合成运算符，算术和逻辑运算符可以通过编程实现大规模并行计算。每个运算符都可以进行一些简单的操作，运算符可以进一步组成计算簇，同一计算簇中的运算符通过级联可以实现更复杂的功能。使处理器既具有ASIC高性能、低功耗、低成本的优势，又具有可编程DSP设计开发灵活、开发周期短的优势。
一种新型阵列视频信号处理单元结构

1
共 6 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top