“出口阳子”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置-CN201910176923.5有效
发明人：鎌田义彦;児玉择洋;石崎佑树;出口阳子 -专利权人：铠侠股份有限公司
申请日： 2019-03-08 - 公布日： 2023-10-20 - 主分类号： G11C16/26 文献下载
摘要：实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备：第1存储单元，能够保存第1数据；以及控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。
半导体存储装置

[发明专利]半导体存储装置-CN201910561428.6有效
发明人：鎌田义彦;児玉择洋;石崎佑树;出口阳子 -专利权人：铠侠股份有限公司
申请日： 2019-06-26 - 公布日： 2023-10-17 - 主分类号： G11C16/24 文献下载
摘要：实施方式提供一种能够缩短读出动作的期间的半导体存储装置。一种实施方式的半导体存储装置具备第1存储单元晶体管、连接在所述第1存储单元晶体管的第1端的位线、连接在所述第1存储单元晶体管的第2端的源极线、及控制电路。所述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，在第1期间，对所述位线施加第1电压，在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。
半导体存储装置

[发明专利]半导体装置-CN201910567821.6有效
发明人： 出口阳子;吉原正浩;鎌田义彦;児玉择洋 -专利权人：铠侠股份有限公司
申请日： 2019-06-27 - 公布日： 2023-10-17 - 主分类号： G11C13/00 文献下载
摘要：实施方式提供一种性能更高的半导体装置。一实施方式的半导体装置具备第1电流电路、第1电阻、第2电阻、第2电流电路、第3电阻。第1电流电路构成为使用第1电位在第1输出节点输出第1电流。第1电阻连接于第1输出节点。第2电阻具有与第1输出节点电性连接的第1端、第2端。第2电流电路构成为使用比第1电位高的第2电位在第2输出节点输出第2电流。第3电阻位于第2输出节点与第2电阻的第2端之间。
半导体装置

[发明专利]半导体存储装置-CN201810907020.5有效
发明人： 出口阳子;柳平康辅;安福正;儿玉择洋 -专利权人：铠侠股份有限公司
申请日： 2018-08-10 - 公布日： 2023-07-28 - 主分类号： G11C16/08 文献下载
摘要：实施方式提供能够提高性能的半导体存储装置。实施方式的半导体存储装置包括：第1面，包含多个存储单元；第2面，包含多个存储单元；多个第1位线，连接于上述第1面；多个第2位线，连接于上述第2面；多个第1读出放大器，分别对上述多个第1位线进行充电；以及多个第2读出放大器，分别对上述多个第2位线进行充电；在上述第1面以及上述第2面并行地动作的情况下，从上述多个第1读出放大器向上述多个第1位线供给的电流和、从上述多个第2读出放大器向上述多个第2位线供给的电流的总和，在达到第1电流值之后下降至第2电流值，然后上升至第3电流值。
半导体存储装置

[发明专利]半导体存储装置以及在半导体装置中执行验证动作的方法-CN202011252853.6在审
发明人：鎌田义彦;出口阳子;児玉择洋;小林司;酒向万里生;柳平康辅 -专利权人：东芝存储器株式会社
申请日： 2016-08-22 - 公布日： 2021-02-12 - 主分类号： G11C16/10 文献下载
摘要：本发明的实施方式提供一种能够提高可靠性的半导体存储装置以及在半导体装置中执行验证动作的方法。实施方式的半导体存储装置包括第1存储单元(MT)、连接于第1存储单元的第1位线(BL)、及连接于第1位线(BL)的第1读出放大器(SAU)。第1读出放大器(SAU)包含：第1节点(SEN)，根据第1存储单元(MT)的数据向第1位线(BL)传输电荷；第1电容元件(27)，连接于第1节点(SEN)；及第1静态锁存电路(SCU)，连接于第1节点(SEN)，保存第1节点的数据。
半导体存储装置以及执行验证动作方法

[发明专利]半导体存储装置-CN201610703497.2有效
发明人：鎌田义彦;出口阳子;児玉择洋;小林司;酒向万里生;柳平康辅 -专利权人：东芝存储器株式会社
申请日： 2016-08-22 - 公布日： 2020-12-01 - 主分类号： G11C16/08 文献下载
摘要：本发明的实施方式提供一种能够提高可靠性的半导体存储装置。实施方式的半导体存储装置包括第1存储单元(MT)、连接于第1存储单元的第1位线(BL)、及连接于第1位线(BL)的第1读出放大器(SAU)。第1读出放大器(SAU)包含：第1节点(SEN)，根据第1存储单元(MT)的数据向第1位线(BL)传输电荷；第1电容元件(27)，连接于第1节点(SEN)；及第1静态锁存电路(SCU)，连接于第1节点(SEN)，保存第1节点的数据。
半导体存储装置

[发明专利]半导体存储装置-CN201910603451.7在审
发明人：奥山敦司;鎌田义彦;驹井宏充;児玉择洋;石崎佑树;出口阳子;加贺浩之 -专利权人：东芝存储器株式会社
申请日： 2019-07-05 - 公布日： 2020-06-30 - 主分类号： G11C16/04 文献下载
摘要：实施方式提供一种能够使读出动作高速化的半导体存储装置。实施方式的半导体存储装置具备：位线(BL)，连接于存储单元；节点(SEN)，电连接于位线(BL)；驱动器(T10)及(T4)，将节点(SEN)充电至第一电压；数据锁存电路(SDL)，基于节点(SEN)的电压，存储数据；数据总线(DBUS)，电连接于数据锁存电路(SDL)；晶体管(T7)，连接于节点(SEN)与数据总线(DBUS)之间；及数据锁存电路(XDL)，电连接于数据总线(DBUS)。数据锁存电路(SDL)连接于驱动器(T10)及(T4)的输入端。基于数据锁存电路(SDL)中存储的数据，驱动器(T10)及(T4)对数据总线(DBUS)的电压进行释放或充入。
半导体存储装置