|
|
钻瓜专利网为您找到相关结果 44个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器件及其形成方法-CN202110812497.7有效
-
于业笑
-
长鑫存储技术有限公司
-
2021-07-19
-
2023-10-20
-
H10B12/00
- 一种存储器件及其形成方法，所述形成方法形成的金属字线层包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区的表面。这种特定结构的金属字线层相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度的同时保持较长的长度和较大的深度，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且在第二开口中形成外延半导体层后，外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(DRAM)的性能。
- 存储器件及其形成方法
- [发明专利]半导体结构及其形成方法-CN202310721933.9在审
-
苏义旭;于业笑;方嘉
-
长鑫存储技术有限公司
-
2023-06-15
-
2023-09-12
-
H10B12/00
- 本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法，该形成方法包括：提供衬底，衬底包括邻接分布的阵列区和外围区；形成覆盖阵列区和外围区的表面的绝缘层；至少在位于外围区的绝缘层的表面形成保护层；形成覆盖绝缘层和保护层共同构成的结构的表面的堆叠膜层，堆叠膜层包括依次层叠分布的第一牺牲层、中部支撑层、第二牺牲层以及顶部支撑层；对堆叠膜层、保护层以及绝缘层进行蚀刻，以形成多个间隔分布的电容孔，电容孔在衬底上的正投影位于阵列区；在电容孔内形成下电极层；蚀刻去除第一牺牲层和第二牺牲层，第一牺牲层和第二牺牲层的蚀刻速率均大于保护层的蚀刻速率。该形成方法可减少结构缺陷，提高产品良率。
- 半导体结构及其形成方法
- [发明专利]光罩、光罩组、及图形化方法-CN202210017523.1在审
-
于业笑;刘忠明
-
长鑫存储技术有限公司
-
2022-01-07
-
2023-07-18
-
G03F1/70
- 本公开提供了一种光罩、光罩组、及图形化方法。所述光罩，包括：多个沿第一方向延伸排布的第一条状图形和多个沿所述第一方向间隔排布的第一辅助图形；所述第一条状图形与所述第一辅助图形沿所述第一方向交叠排布，所述第一辅助图形与所述第一条状图形具有重叠区域，在所述重叠区域的边缘，所述第一辅助图形具有未被所述第一条状图形覆盖的突出部。上述技术方案，通过设置第一辅助图形，在第一条状图形的边缘形成第一突出部。通过改变第一突出部的大小及形状，从而改变所述光罩的形状，得到在横向与纵向上具有理想长度比例的光罩。
- 光罩组图形方法
- [发明专利]半导体结构及其制作方法-CN202111402935.9在审
-
于业笑;刘忠明;孔忠;陈龙阳
-
长鑫存储技术有限公司
-
2021-11-24
-
2023-05-26
-
H10B12/00
- 本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决导电触点之间易相互接触发生短路的技术问题，该半导体结构的制作方法包括：提供衬底，衬底内设置有多个间隔设置的有源区，衬底上覆盖有依次层叠的绝缘层和阻挡层；在阻挡层内形成多条间隔设置且沿第一方向延伸的第一沟槽，第一沟槽贯穿阻挡层；在第一沟槽内形成填充层，并在阻挡层和填充层上形成第一掩膜层；在第一掩膜层内形成多条间隔设置且沿第二方向延伸的第二沟槽，第二沟槽暴露填充层；去除暴露在第二沟槽内的填充层和与填充层对应的绝缘层，形成接触孔。利用第一沟槽和第二沟槽形成接触孔，减少了接触孔之间连通，从而降低导电触点之间相接触发生短路的可能性。
- 半导体结构及其制作方法
- [发明专利]半导体结构及其制作方法-CN202111311525.3在审
-
于业笑;陈龙阳;刘忠明
-
长鑫存储技术有限公司
-
2021-11-08
-
2023-05-12
-
H10B12/00
- 本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决位线损失较多的技术问题，该半导体结构的制作方法包括：在基底上形成旋涂硬掩模层，基底内设置有多个间隔的有源区，基底上设置有多条间隔且沿第一方向延伸的位线，每条位线至少电连接一个有源区，旋涂硬掩模层填充在位线之间并覆盖位线；去除部分旋涂硬掩模层，形成多条间隔设置的第一沟道；在第一沟道内形成第一牺牲层；去除第一牺牲层之间的旋涂硬掩模层，形成第二沟道；在第二沟道内形成第一支撑层；去除第一牺牲层，并将位于相邻位线之间的第一沟道延伸至有源区。利用旋涂硬掩模层减少后续刻蚀中位线的损失。
- 半导体结构及其制作方法
- [发明专利]半导体结构及其形成方法-CN202111181092.4在审
-
于业笑;刘忠明
-
长鑫存储技术有限公司
-
2021-10-11
-
2023-04-14
-
H10B12/00
- 本申请实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供半导体衬底，所述半导体衬底包括存储区域和外围区域；所述存储区域的表面形成有绝缘层，且所述外围区域表面形成有第一金属层；刻蚀所述绝缘层和所述半导体衬底的存储区域，形成多个沿第一方向间隔排布的位线沟槽和刻蚀后的绝缘层，其中，所述位线沟槽部分位于所述半导体衬底存储区域中，且所述位线沟槽的另一部分位于所述刻蚀后的绝缘层中；在所述位线沟槽、所述存储区域和所述第一金属层的表面形成第二金属层；刻蚀所述第一金属层和所述第二金属层，形成半埋式位线结构和外围栅极。
- 半导体结构及其形成方法
- [发明专利]半导体存储器及其形成方法-CN202110294504.9有效
-
于业笑;刘忠明;方嘉;陈龙阳;武宏发
-
长鑫存储技术有限公司
-
2021-03-19
-
2023-04-07
-
H10B12/00
- 本发明涉及一种半导体存储器及其形成方法。所述半导体存储器的形成方法包括如下步骤：提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述存储区域具有多个位线接触部和多个电容接触部、所述外围区域具有外围栅极接触部和外围电路接触部；形成多条位线、并同时形成外围栅极；形成位线隔离层、并同时形成外围栅极隔离层；形成与所述电容接触部接触的第一电容导电层、并同时形成与所述外围电路接触部接触的第一外围导电层；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。本发明简化了半导体存储器的制造步骤，并极大的降低了位线和外围栅极的寄生电容。
- 半导体存储器及其形成方法
|
