“上海阵量智能科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果157个，建议您升级VIP下载更多相关专利

[发明专利]数据处理装置、卷积处理器、芯片、以及计算机设备-CN202210112264.0在审
发明人：曹雨;王文强;胡英俊;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-29 - 公布日： 2022-05-10 - 主分类号： G06N3/063 文献下载
摘要：本公开提供了一种数据处理装置、卷积处理器、芯片、以及计算机设备，其中，数据处理装置包括：主机、以及卷积处理器；所述主机，用于生成与目标卷积算子对应的卷积操作指令，并向所述卷积处理器发送所述卷积操作指令；所述卷积处理器，用于响应于接收到所述卷积操作指令，获取与所述卷积操作指令对应的目标待处理数据，并利用与所述目标待处理数据中的多个目标子数据分别对应的卷积操作数，对多个所述目标子数据分别进行卷积处理，得到与多个目标子数据分别对应的卷积处理结果；基于多个目标子数据分别对应的卷积处理结果，得到所述目标卷积算子对应的目标卷积结果。
数据处理装置卷积处理器芯片以及计算机设备

[发明专利]数据压缩、数据解压方法、系统及人工智能AI芯片-CN202210112667.5在审
发明人：沈煜;胡英俊 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-29 - 公布日： 2022-05-10 - 主分类号： H04L69/04 文献下载
摘要：本公开提供了一种数据压缩、数据解压方法、系统、电子设备、存储介质及人工智能(Artificial Intelligence，AI)芯片，该数据压缩方法包括：获取神经网络中的特征数据；其中，所述特征数据包括神经网络中特征处理层对应的权重特征数据和/或输出特征数据；所述特征数据中包括至少一个预设数值；基于所述特征数据中各个维度位置的数值，生成所述特征数据对应的标记位数据；其中，所述标记位数据用于指示所述特征数据中非预设数值对应的维度位置；基于所述标记位数据、和所述特征数据中的所述非预设数值，生成所述特征数据对应的用于进行传输的压缩后特征数据。
数据压缩数据解压方法系统人工智能 ai 芯片

[发明专利]指令处理装置、方法、芯片、计算机设备以及存储介质-CN202210114542.6在审
发明人：王文强;夏晓旭;孙海涛;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-30 - 公布日： 2022-05-10 - 主分类号： G06F9/30 文献下载
摘要：本公开提供了一种指令处理装置、方法、芯片、计算机设备以及存储介质，其中，该方法包括：获取待处理指令，并解析所述待处理指令，得到解析结果；在基于所述解析结果确定所述待处理指令对所述寄存器堆的寻址模式为间接寻址模式的情况下，确定所述寄存器堆中的索引寄存器；所述索引寄存器中的索引信息用于指示存储执行所述待处理指令的目标操作数在所述寄存器堆中的地址；获取所述索引寄存器中的索引信息，并确定所述寄存器堆中与所述索引信息相匹配的目标寄存器；基于所述目标寄存器中存储的目标操作数执行所述待处理指令。
指令处理装置方法芯片计算机设备以及存储介质

[发明专利]一种集成电路的验证方法、装置、计算机设备及存储介质-CN202111435844.5在审
发明人：刘才齐;冷祥纶;李益全;李林鹏;叶婧茹 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-11-29 - 公布日： 2022-05-10 - 主分类号： G06F30/3308 文献下载
摘要：本公开提供了一种集成电路的验证方法及装置，其中该方法包括：基于自动化脚本，执行下述步骤：获取待测试集成电路的寄存器级转换电路RTL代码、以及配置文件；基于所述配置文件中的配置信息对仿真器进行配置，在所述仿真器中生成目标验证环境；在所述目标验证环境中，基于所述RTL代码，对所述待测试集成电路进行仿真，得到所述待测试集成电路的仿真结果；基于所述仿真结果、以及与所述待测试集成电路对应的真实结果，得到所述待测试集成电路的验证结果。本公开实施例通过自动化脚本自动生成目标验证环境，并利用目标验证环境实现对集成电路的验证，因而能够提升验证效率。
一种集成电路验证方法装置计算机设备存储介质

[发明专利]集成电路的数据访存方法、装置、系统、设备及芯片-CN202210187558.X在审
发明人：朱志岐;李越;孙海涛;王文强;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-02-28 - 公布日： 2022-05-10 - 主分类号： G06F12/02 文献下载
摘要：本公开提供了一种集成电路的数据访存方法、装置、系统、设备及芯片，其中，该方法包括：检测请求端发送的数据访存请求，并检测待分配的目标动态标识；所述目标动态标识为基于多个预设标识中空闲标识动态生成的；基于查找到的所述目标动态标识确定所述数据访存请求的访存标识；基于所述访存标识在响应端执行所述数据访存请求，得到数据访存结果，并基于所述访存标识向所述请求端返回所述数据访存结果。
集成电路数据方法装置系统设备芯片

[发明专利]数据传输装置、方法、数据处理节点、芯片及电子设备-CN202210147692.7在审
发明人：刘文龙;冷祥纶;周琳;李冰;占惠花 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-02-17 - 公布日： 2022-05-06 - 主分类号： G06F9/50 文献下载
摘要：本公开提供了一种数据传输装置、方法、数据处理节点、数据处理芯片、电子设备及存储介质，其中，该数据传输装置包括：主控制器，用于生成多个数据处理节点分别对应的数据传输指示信息；所述数据传输指示信息包括下述至少一项：与至少一个数据传输周期分别对应的待传输数据的标识信息、以及传输的目的节点信息；数据处理节点，用于响应于数据传输事件被触发，在所述至少一个数据传输周期中的每个数据传输周期，从所述主控制器下发的数据传输指示信息中获取与每个数据传输周期对应的目标数据传输指示信息，并基于所述目标数据传输指示信息，传输所述每个数据传输周期对应的待传输数据。
数据传输装置方法数据处理节点芯片电子设备

[发明专利]循环指令处理方法、装置、芯片、电子设备及存储介质-CN202210113076.X在审
发明人：霍冠廷;王文强;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-29 - 公布日： 2022-05-06 - 主分类号： G06F9/30 文献下载
摘要：本公开提供了一种循环指令处理方法、装置、芯片、电子设备及存储介质，其中，该方法包括：获取多层循环指令；所述多层循环指令包含多层嵌套的循环指令；在所述处理器的参数寄存器中获取所述多层循环指令的各层循环指令的循环参数；在所述多层循环指令的执行过程中，基于所述各层循环指令的状态信息和所述各层循环指令的循环参数确定所述各层循环指令中循环体的执行逻辑；所述状态信息用于指示该对应层循环指令的实时执行状态；基于所述执行逻辑控制执行所述各层循环指令中的循环体。
循环指令处理方法装置芯片电子设备存储介质

[发明专利]芯片验证系统、方法及存储介质-CN202210113110.3在审
发明人：连络;侯化成;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-29 - 公布日： 2022-05-06 - 主分类号： G06F30/33 文献下载
摘要：本公开提供了一种芯片验证系统、方法及存储介质，该系统包括：测试模块包含的至少一个第一组件，用于产生控制待验模块访问存储器的第一激励信号，将第一激励信号发送给待验模块；具有直接存储器访问DMA功能的待验模块，用于生成第一激励信号对应的访问请求；并将访问请求发送给测试模块包含的第二组件；测试模块包含的至少一个第二组件，用于在接收到访问请求后，将访问请求发送给存储模块；以及接收存储模块根据访问请求进行目标操作后返回的操作信息，并将操作信息发送给验证模块；验证模块，用于根据接收到的操作信息，对待验模块进行读写结果校验，得到读写校验结果。
芯片验证系统方法存储介质

[发明专利]指令处理方法、装置、芯片、电子设备以及存储介质-CN202210114536.0在审
发明人：王文强;霍冠廷;孙海涛;夏晓旭;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2022-01-30 - 公布日： 2022-05-06 - 主分类号： G06F9/30 文献下载
摘要：本公开提供了一种指令处理方法、装置、芯片、电子设备以及存储介质，其中，该方法包括：获取待处理的第一计算指令；确定所述第一计算指令所对应第一访存数据的第一地址信息的寻址模式；所述第一访存数据包括用于执行所述第一计算指令的操作数和/或操作数的计算结果；在所述寻址模式为地址累加模式的情况下，基于所述第一计算指令获取累加步长信息，并获取第二计算指令所对应第二访存数据的第二地址信息；所述第二计算指令为所述第一计算指令的上一条指令；基于所述第二地址信息和所述累加步长信息，确定所述第一地址信息，并基于所述第一地址信息执行所述第一计算指令。
指令处理方法装置芯片电子设备以及存储介质

[发明专利]硬件仿真方法、装置、设备及存储介质-CN202011181138.8在审
发明人：侯化成 -专利权人： 上海阵量智能科技有限公司
申请日： 2020-10-29 - 公布日： 2022-05-03 - 主分类号： G06F11/36 文献下载
摘要：本公开提供了一种硬件仿真方法、装置、设备及存储介质，包括：控制调度单元获取仿真任务的至少一个仿真子任务，并控制所述调度单元按照模拟时钟的时钟周期将所述至少一个仿真子任务发送至对应的目标处理单元；控制至少一个目标处理单元执行被分配的仿真子任务，得到所述仿真子任务对应的仿真处理结果；控制所述调度单元获取所述至少一个目标处理单元针对被分配的仿真子任务的仿真处理结果，并基于所述目标处理单元针对被分配的仿真子任务的仿真处理结果，确定所述仿真任务的仿真处理结果；所述仿真处理结果中包括仿真处理时长。
硬件仿真方法装置设备存储介质

[发明专利]一种芯片、访问内存的方法及计算机设备-CN202111655195.X在审
发明人：朱志岐;李越;王文强;何博;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-29 - 主分类号： G06F9/54 文献下载
摘要：本公开提供一种芯片、访问内存的方法及计算机设备。所述芯片包括请求发送单元和数据返回单元；所述请求发送单元用于获取多个线程组中的线程的访存地址，对所述访存地址进行合并，基于合并后的访存地址向共享内存中对应的通道发送访存请求，并将表征所述访存地址的合并方式的合并信息发送至所述数据返回单元；所述数据返回单元用于获取所述共享内存返回的数据，并基于所述合并信息将所述数据返回至对应的线程。本公开所述芯片可以将多个线程组中的线程的访存地址进行合并，减少了针对同一地址的重复访存请求，从而减少了发给共享内存的访存请求数量，降低了访存系统的压力。
一种芯片访问内存方法计算机设备

[发明专利]一种神经网络的编译方法、装置、计算机设备及存储介质-CN202111652713.2在审
发明人：周桓;田志仲;何山;勾志宏 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-15 - 主分类号： G06F8/41 文献下载
摘要：本公开提供了一种神经网络的编译方法、装置、计算机设备及存储介质，其中，该方法包括：对中间程序进行解析，得到所述中间程序的内部数据结构；所述内部数据结构包括对象以及对象之间的关联关系；所述对象包括：操作语句、以及与所述操作语句对应的变量和变量定义语句；其中，所述中间程序是利用预设中间语言和目标高级语言之间的转换关系信息，将基于目标高级语言编写的目标神经网络的原始程序转换为预设中间语言编写的程序；基于所述内部数据结构，生成所述操作语句的配置信息；基于所述操作语句对数据处理芯片的指令封装关系、以及所述配置信息，生成所述数据处理芯片在运行所述目标神经网络时的机器指令。
一种神经网络编译方法装置计算机设备存储介质

[发明专利]数据处理装置、方法、芯片、计算机设备及存储介质-CN202111666460.4在审
发明人：霍冠廷;王文强;徐宁仪 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-12-31 - 公布日： 2022-04-12 - 主分类号： G06F17/16 文献下载
摘要：本公开提供了一种数据处理装置、方法、芯片、计算机设备及存储介质，其中，该数据处理装置包括：数据转化电路、以及计算电路；数据转化电路，用于接收待处理数据，并将待处理数据转化为第一符号数据、以及绝对值数据；向计算电路传输第一符号数据以及绝对值数据；第一符号数据表征对应的待处理数据为正值或者负值；计算电路，用于获取数据转化电路生成的第一符号数据以及绝对值数据，对绝对值数据进行第一运算处理，得到第一中间计算结果；以及，基于第一符号数据确定第一中间计算结果的第二符号数据；基于第二符号数据、以及第一中间计算结果进行第二运算处理，得到待处理数据的目标处理结果。
数据处理装置方法芯片计算机设备存储介质

[发明专利]一种芯片、加速卡、电子设备和数据处理方法-CN202111658144.2在审
发明人：冷祥纶;张国栋;李冰;赵月新 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-12 - 主分类号： G06N3/06 文献下载
摘要：本公开实施例提供一种芯片、加速卡、电子设备以及数据处理方法和装置，通过芯片内的控制单元控制调度神经网络的各子网络到第一处理单元中进行AI推理，在一组子网络的第一处理完成的情况下，控制单元即调度下一组子网络的网络参数到第一处理单元上进行下一阶段的第一处理，从而使神经网络所包括的多组子网络实现流水化处理，进而提升了处理效率。
一种芯片加速卡电子设备数据处理方法

[发明专利]芯片、加速卡以及电子设备、数据处理方法-CN202111653009.9在审
发明人：张国栋;冷祥纶;刘才齐;李林鹏 -专利权人： 上海阵量智能科技有限公司
申请日： 2021-12-30 - 公布日： 2022-04-08 - 主分类号： G06N3/063 文献下载
摘要：本公开实施例提供一种芯片、加速卡以及电子设备、数据处理方法，通过芯片内部的控制单元实现对网络参数的调度，并通过芯片内部的第二处理子单元实现对神经网络处理后的第一视频帧进行的后处理。这样，实现了将Host CPU的调度及后处理下沉到芯片，有效减少了Host CPU对加速卡的内存访问频率，减小了Host CPU的数据处理压力；此外，本公开采用片上缓存单元来缓存神经网络处理后的第一视频帧，无需将第一视频帧存储到加速卡的内存单元中，从而减少了加速卡的内存占用量，实现了加速卡的内存优化，减小了加速卡的内存压力。
芯片加速卡以及电子设备数据处理方法