|
|
钻瓜专利网为您找到相关结果 22个，建议您 升级VIP下载更多相关专利
- [发明专利]一种芯片设计布局结构-CN202310428418.1在审
-
程晓
-
上海亿家芯集成电路设计有限公司
-
2023-04-20
-
2023-07-04
-
G06F30/392
- 本发明公开了一种芯片设计布局结构，所述结构包括：第一运算模块；第二运算模块；第三运算模块；第四运算模块；信号通道；缓冲单元；第一运算模块、第二运算模块、第三运算模块和第四运算模块分别具有两个紧密连接的运算核心；第一运算模块和第二运算模块之间竖直方向上的两个运算核心对齐紧密拼接；第三运算模块和第四运算模块之间竖直方向上的两个运算核心对齐紧密拼接；且在第一运算模块和第二运算模块水平方向上两个运算核心和第三运算模块和第四运算模块水平方向上的两个运算核心对齐紧密拼接，以形成紧密拼接的运算模块组；在运算模块组两个边缘分别具有分支信号通道，和分支信号通道相邻的运算模块的缓冲单元共享所述分支信号通道。
- 一种芯片设计布局结构
- [发明专利]一种时钟树结构及其实现方法-CN202310304371.8在审
-
杨露
-
上海亿家芯集成电路设计有限公司
-
2023-03-27
-
2023-06-23
-
G06F30/396
- 本发明公开一种时钟树结构及其实现方法，涉及时钟树技术领域，该时钟树结构包括主干和分支时钟网络，所述主干时钟网络从外部引进，由第一级缓冲单元和第二级缓冲单元组成，主干可以水平也可以垂直，所述分支时钟网络从主干时钟网络引出，由第二级缓冲单元到第三级缓冲单元组成，分支时钟驱动L*L大小的窗口内的负载，即第三级缓冲单元以树状结构推动第四级缓冲单元，以此类推，推动到第n级缓冲单元和门控时钟单元。有益效果在于：通过建立主干和分支时钟网络搭建了的时钟树结构，减少了时钟网络上的缓冲单元的数量，降低了芯片功耗；主时钟树和子时钟网络起到公共路径的作用，减少了时钟树的级数，减少了OCV对时钟的影响，最终的时序收敛容易。
- 一种时钟结构及其实现方法
- [发明专利]一种Scrypt算法的电路架构-CN202211289054.5在审
-
周庆
-
上海亿家芯集成电路设计有限公司
-
2022-12-09
-
2023-03-31
-
H04L65/10
- 本发明提供一种Scrypt算法电路架构，所述电路架构包含输入模块、运算模块和内存模块，所述运算模块包含抽取单元。所述输入模块用于将多个待计算任务送入所述运算模块，所述运算模块用于对所述多个待计算任务执行并行运行xor_salsa运算，所述抽取单元用于对所述多个待计算任务的xor_salsa运算结果按照预设间隔抽取预设个数的运算结果数据，所述内存模块用于为所述多个待计算任务抽取的运算结果数据提供内存空间。区别于传统方式两次1024轮xor_salsa计算，本发明的运算模块将计算过程分成三个运算子模块，进行三次1024轮xor_salsa计算，三个运算子模块并行运行xor_salsa计算，提高了Scrypt算法的并行度，从而提高计算效率，满足高性能计算需求。
- 一种scrypt算法电路架构
- [发明专利]一种Scrypt算法电路和方法-CN202211316672.4在审
-
王维清
-
上海亿家芯集成电路设计有限公司
-
2022-10-26
-
2023-01-31
-
G06F15/78
- 本发明提供一种Scrypt算法电路和方法，所述电路包含控制模块、运算模块、抽取模块、存储模块和恢复模块，第一周期中控制模块将待计算任务输入到运算模块进行1024次block_salsa运算；抽取模块按照预设间隔对中间数据进行抽取并依次存储到存储模块；第二周期中控制模块产生存储模块读地址，并将读取的中间数据输入到恢复模块；恢复模块恢复所述中间数据对应的前后两次block_salsa运算的结果值，并选取其一输入到运算模块执行运算，运算的结果值转换成存储模块读地址执行下一次运算，将每次运算的结果值转换成存储模块读地址执行下一次运算，循环1024次的结果值作为最后输出结果。本发明通过恢复模块通过中间数据快速得到所需结果，提高了Scrypt算法计算效率。
- 一种scrypt算法电路方法
- [发明专利]锁相环测试方法、装置、设备及存储介质-CN202210886305.1在审
-
王飞龙
-
上海亿家芯集成电路设计有限公司
-
2022-07-26
-
2022-11-01
-
G06F11/26
- 本申请涉及芯片验证，本申请提供一种锁相环测试方法、装置、设备及存储介质，所述方法根据锁相环pll的输出频率范围设置输出频率，获得测试样例；通过uvm测试平台，将待测dut模块与所述测试样例之间进行数据连接，所述uvm测试平台与所述待测dut模块进行处理，获得相应的处理结果，将所述处理结果进行对比，获得对比结果。通过上述方式，本发明提出一种基于通用验证方法学uvm平台的锁相环pll测试方法，所述方法通过uvm平台进行实施，调用测试样例组件、adapter组件、driver组件、在测试样例中可以按所需频率进行设置，而且通过功能覆盖率的收集可以使得pll进行充分有效的验证。解决了当前芯片验证效率低下的问题。
- 锁相环测试方法装置设备存储介质
|
