“饶瑞孟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]内建测试电路的半导体芯片-CN200810134036.3有效
发明人： 饶瑞孟;郭建利 -专利权人：联华电子股份有限公司
申请日： 2005-08-05 - 公布日： 2008-12-10 - 主分类号： H01L27/02 文献下载
摘要：一种内建测试电路的半导体芯片，包括：一有源电路区域；一包围该有源电路区域的封环结构；一第一电路结构，其制作在该半导体芯片位于该封环结构外侧的一第一角落，并且该第一电路结构与该封环结构构成电连接组态，其中该第一电路结构具有一第一连接垫；以及一第二电路结构，其制作在该半导体芯片位于该封环结构外侧的一第二角落，并且该第二电路结构与该封环结构构成电连接组态，其中该第二电路结构具有一第二连接垫。
测试电路半导体芯片

[发明专利]半导体结构及其制作方法-CN200610101154.5无效
发明人： 饶瑞孟;郭建利;陈慧玲;陈宝娟 -专利权人：联华电子股份有限公司
申请日： 2006-07-05 - 公布日： 2008-01-09 - 主分类号： H01L23/00 文献下载
摘要：一种半导体结构，此半导体结构位于晶片的切割道区的基底上。此半导体结构包括一第一介电层、一第一测试焊垫以及一保护层。第一介电层配置于基底上。第一测试焊垫配置于第一介电层上。保护层配置于第一介电层上且位于第一测试焊垫周围，其中保护层与第一测试焊垫的相对二侧之间分别具有一个沟槽，且沟槽至少位于第一测试焊垫与切割道区的边界之间。
半导体结构及其制作方法

[发明专利]芯片与封装结构-CN200510129705.4有效
发明人： 饶瑞孟 -专利权人：联华电子股份有限公司
申请日： 2005-12-01 - 公布日： 2007-06-13 - 主分类号： H01L23/485 文献下载
摘要：一种芯片，此芯片是由衬底与保护层所构成。此衬底上配置有多个焊垫。保护层配置于此衬底上，此保护层具有数个开口与数个凹陷，这些开口暴露这些焊垫。配置于此芯片上的凹陷可以供封装胶体填入，避免封装胶体与芯片剥离。
芯片封装结构

[发明专利]半导体结构及其制作方法-CN200510113377.9有效
发明人：郭建利;吴炳昌;饶瑞孟 -专利权人：联华电子股份有限公司
申请日： 2005-10-11 - 公布日： 2007-04-18 - 主分类号： H01L23/00 文献下载
摘要：一种半导体结构，其位于晶片的切割道区上，且环绕晶片的芯片区，此半导体结构包括依序配置于切割道区上的多层介电层以及配置于每一层介电层中的多个图案化金属。其中，每一层介电层中的图案化金属延伸至位于下一层的部分介电层中。
半导体结构及其制作方法

[发明专利]内建测试电路的半导体芯片-CN200510089740.8有效
发明人： 饶瑞孟;郭建利 -专利权人：联华电子股份有限公司
申请日： 2005-08-05 - 公布日： 2007-02-07 - 主分类号： H01L23/544 文献下载
摘要：一种内建测试电路的半导体芯片，包括：一有源电路区域；一包围该有源电路区域的封环结构；一第一电路结构，其制作在该半导体芯片位于该封环结构外侧的一第一角落，并且该第一电路结构与该封环结构构成电连结组态，其中该第一电路结构具有一第一连接垫；以及一第二电路结构，其制作在该半导体芯片位于该封环结构外侧的一第二角落，并且该第二电路结构与该封环结构构成电连结组态，其中该第二电路结构具有一第二连接垫。
测试电路半导体芯片

[发明专利]半导体晶片-CN200510081382.6无效
发明人：林宗辉;刘洪民;饶瑞孟;张文通;陈国明;何凯光 -专利权人：联华电子股份有限公司
申请日： 2005-06-28 - 公布日： 2007-01-03 - 主分类号： H01L21/78 文献下载
摘要：本发明披露一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；第一沟槽，是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。
半导体晶片

[发明专利]一种避免产生寄生电容的虚拟焊料凸块结构暨制作方法-CN03154408.8有效
发明人： 饶瑞孟;许兴仁;陈国明;刘洪民;王坤池 -专利权人：联华电子股份有限公司
申请日： 2003-09-27 - 公布日： 2005-03-30 - 主分类号： H01L23/488 文献下载
摘要：一种避免产生寄生电容的虚拟焊料凸块结构(parasitic capacitance－preventing dummy solder bump)包含有至少一形成于一基底表面的导电层、一覆盖于该导电层上的介电层、一形成于该介电层表面的覆晶球下金属层(under bumpmetallurgy layer，UBM layer)以及一形成于该覆晶球下金属层上的焊料凸块。
一种避免产生寄生电容虚拟焊料结构制作方法

[发明专利]多晶片集成电路封装结构-CN00132441.1无效
发明人： 饶瑞孟;柯俊吉;刘渭琪 -专利权人：矽品精密工业股份有限公司
申请日： 2000-11-17 - 公布日： 2002-06-19 - 主分类号： H01L25/065 文献下载
摘要：一种多晶片集成电路封装结构,可用来封装多个半导体晶片。此多晶片集成电路封装结构是构建于一特制的导线架上,用以封装至少二个中央焊垫式晶片及一个周边焊垫式晶片。此导线架形成有一中央晶片座及二个导脚部;且此二个导脚部与中央晶片座之间分别形成缺口。由于晶片与导线架之间的电性连接导线可穿过导线架中的缺口,因此可借以缩短其中的导线的长度,借此而提高半导体晶片的操作性能及降低封装制造成本。
多晶集成电路封装结构

1
共 8 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top