“陈龙阳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果41个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其制作方法-CN202010864006.9有效
发明人： 陈龙阳;吴公一 -专利权人：长鑫存储技术有限公司
申请日： 2020-08-25 - 公布日： 2023-10-13 - 主分类号： H10B12/00 文献下载
摘要：本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：衬底和位于所述衬底上的多个分立的位线结构，相邻所述位线结构之间具有导电插塞，所述导电插塞顶面低于或平齐于所述位线结构顶面；着陆垫，所述着陆垫至少覆盖所述导电插塞顶面和部分侧壁表面。本发明有利于提高半导体结构的导电性能。
半导体结构及其制作方法

[发明专利]一种半导体结构的制备方法及半导体结构-CN202210209445.5在审
发明人： 陈龙阳;白世杰;刘忠明;于业笑;周贤国;赵彬 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-04 - 公布日： 2023-09-12 - 主分类号： H01L21/033 文献下载
摘要：本公开实施例提供一种半导体结构的制备方法和半导体结构。其中，所述制备方法包括：提供待处理结构，所述待处理结构包括衬底、层叠设置于所述衬底上方的蚀刻目标层、底部掩膜层和第一掩膜层；图案化所述第一掩膜层形成第一图案，所述第一图案暴露部分所述底部掩膜层；在所述第一掩膜层的侧壁上形成具有竖直侧壁形貌的间隔件；去除所述第一掩膜层；采用填充层填充所述间隔件之间的间隙，其中，所述间隔件的材料和所述填充层的材料具有高蚀刻选择比；去除所述间隔件。
一种半导体结构制备方法

[发明专利]半导体结构及其形成方法-CN202110417769.3有效
发明人：于业笑;曹新满;张家云;陈龙阳;刘忠明;方嘉;武宏发 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-19 - 公布日： 2023-08-29 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底，所述衬底内具有位线接触区，所述衬底上具有位线材料层以及覆盖于所述位线材料层表面的掩模层，所述掩模层中具有若干刻蚀沟槽；沿所述刻蚀沟槽刻蚀所述位线材料层，形成多条位线以及位于相邻所述位线之间的分隔槽；于所述分隔槽内形成覆盖所述位线表面的活性层，所述活性层至少背离所述位线的一侧具有疏水性；清洗所述分隔槽；除去所述活性层，暴露所述位线。本发明防止了因清洗液的冲刷导致的位线倾斜或者坍塌，提高了位线结构的稳定性。
半导体结构及其形成方法

[发明专利]半导体结构的制造方法-CN202310341971.1在审
发明人：陈天明;陈龙阳;王恩波;刘玉飞 -专利权人：长鑫存储技术有限公司
申请日： 2023-03-30 - 公布日： 2023-07-11 - 主分类号： H01L21/033 文献下载
摘要：本公开实施例涉及半导体制造技术领域，提供一种半导体结构的制造方法，包括：提供基底，基底上具有目标层；在目标层上形成相互间隔的多个第一核心部；在第一核心部的顶部和侧壁以及目标层上形成第一侧墙层，位于相邻两个第一核心部之间的第一侧墙层围成凹槽；至少在凹槽中形成第一牺牲层；通过控制第一侧墙层分别与第一牺牲层、第一核心部以及目标层的刻蚀选择比，以形成相互间隔的多个第一侧墙结构；以第一侧墙结构为掩膜，刻蚀目标层。由于是直接在目标层上形成多个第一核心部，并以此基础形成第一侧墙结构，可以避免多次的图形转移以及多次图形转移所需的复杂的膜层叠层，从而降低套刻误差和工艺的复杂程度。
半导体结构制造方法

[发明专利]半导体结构的制备方法、半导体结构-CN202310302828.1有效
发明人：王恩波;陈龙阳;田彧恬;徐坤 -专利权人：长鑫存储技术有限公司
申请日： 2023-03-27 - 公布日： 2023-06-16 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例提供一种半导体结构的制备方法、半导体结构，其中，制备方法包括：提供基底，所述基底内包括多个间隔设置的字线；形成多个上窄下宽的牺牲柱于所述基底上，每一所述牺牲柱分别位于对应的一条所述字线上；对所述牺牲柱之间的所述基底进行刻蚀，以暴露出所述基底内的有源区；在所述牺牲柱之间形成导电层，所述导电层接触所述有源区；移除所述牺牲柱；在所述导电层之间形成第一隔离层，以隔绝所述导电层。根据本公开实施例，可以至少减少形成接触插塞过程产生缝隙的现象。
半导体结构制备方法

[发明专利]一种半导体结构的制备方法、半导体结构和半导体存储器-CN202111478194.2在审
发明人：于业笑;陈龙阳;刘忠明;孔忠 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-06 - 公布日： 2023-06-09 - 主分类号： H10B12/00 文献下载
摘要：本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，所述方法包括：提供衬底；衬底包括：有源区；在衬底上依次沉积第一介质层和第一阻挡层；在第一阻挡层上形成包括第一刻蚀图形的第一掩膜；其中，第一刻蚀图形包括：沿第一方向延伸的沟槽和均匀分布的刻蚀孔；其中，沟槽穿过刻蚀孔，刻蚀孔的深度大于沟槽的深度；沿第一刻蚀图形进行刻蚀，去除第一阻挡层，将第一介质层刻蚀形成导电槽。本申请能够以较少的光罩次数形成新颖的半导体结构，以进行金属布线。
一种半导体结构制备方法存储器

[发明专利]一种半导体结构的制备方法、半导体结构和半导体存储器-CN202111403797.6在审
发明人：于业笑;刘忠明;陈龙阳;白世杰 -专利权人：长鑫存储技术有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H01L21/768 文献下载
摘要：本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，所述方法包括：提供衬底；衬底内包括有源区；在衬底上形成沿第一方向延伸的第一介质墙和第二介质墙；第一介质墙和第二介质墙交替分布；刻蚀第一介质墙和第二介质墙，形成沿第二方向延伸的沟槽；其中，沟槽间隔设置；在沟槽内，剩余的第一介质墙的高度大于剩余的第二介质墙的高度；刻蚀沟槽内剩余的第二介质墙，在沟槽内形成间隔设置的第一接触孔；第一接触孔暴露有源区。本申请能够以较少的光罩次数形成新颖的半导体结构，以进行金属布线。
一种半导体结构制备方法存储器

[发明专利]半导体结构及其制作方法-CN202111402935.9在审
发明人：于业笑;刘忠明;孔忠;陈龙阳 -专利权人：长鑫存储技术有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决导电触点之间易相互接触发生短路的技术问题，该半导体结构的制作方法包括：提供衬底，衬底内设置有多个间隔设置的有源区，衬底上覆盖有依次层叠的绝缘层和阻挡层；在阻挡层内形成多条间隔设置且沿第一方向延伸的第一沟槽，第一沟槽贯穿阻挡层；在第一沟槽内形成填充层，并在阻挡层和填充层上形成第一掩膜层；在第一掩膜层内形成多条间隔设置且沿第二方向延伸的第二沟槽，第二沟槽暴露填充层；去除暴露在第二沟槽内的填充层和与填充层对应的绝缘层，形成接触孔。利用第一沟槽和第二沟槽形成接触孔，减少了接触孔之间连通，从而降低导电触点之间相接触发生短路的可能性。
半导体结构及其制作方法

[发明专利]半导体结构及其制作方法-CN202111311525.3在审
发明人：于业笑;陈龙阳;刘忠明 -专利权人：长鑫存储技术有限公司
申请日： 2021-11-08 - 公布日： 2023-05-12 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决位线损失较多的技术问题，该半导体结构的制作方法包括：在基底上形成旋涂硬掩模层，基底内设置有多个间隔的有源区，基底上设置有多条间隔且沿第一方向延伸的位线，每条位线至少电连接一个有源区，旋涂硬掩模层填充在位线之间并覆盖位线；去除部分旋涂硬掩模层，形成多条间隔设置的第一沟道；在第一沟道内形成第一牺牲层；去除第一牺牲层之间的旋涂硬掩模层，形成第二沟道；在第二沟道内形成第一支撑层；去除第一牺牲层，并将位于相邻位线之间的第一沟道延伸至有源区。利用旋涂硬掩模层减少后续刻蚀中位线的损失。
半导体结构及其制作方法

[发明专利]存储器件电容接点结构及其制备方法-CN202110312112.0有效
发明人：刘忠明;白世杰;陈龙阳 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-24 - 公布日： 2023-05-09 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种存储器件电容接点结构及其制备方法，包括：提供衬底，在衬底上形成若干条平行间隔排布的位线结构，位线结构沿第一方向延伸；在相邻位线结构之间形成导电层结构，导电层结构的上表面低于位线结构的上表面；在导电层结构上形成牺牲层；在牺牲层内形成若干条平行间隔排布的隔离沟槽，隔离沟槽沿第二方向延伸，第二方向与第一方向相交；在隔离沟槽内形成隔离介质层；基于位线结构及隔离介质层去除牺牲层，以于相邻位线结构之间及相邻隔离介质层之间形成凹槽，凹槽暴露出导电层结构。电容接点结构是形成于相邻位线结构之间的导电层结构的一部分，避免了电容接点结构中形成缝隙，进而影响电容接点结构上方形成的电容结构与有源区的接触。
存储器件电容接点结构及其制备方法

[发明专利]一种存储器件及其制备方法-CN202111209338.4在审
发明人：刘忠明;于业笑;陈龙阳 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-18 - 公布日： 2023-04-21 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例公开了一种存储器件，所述存储器件包括：衬底以及埋设于所述衬底内的多个第一电容；多个第一垂直晶体管和多个第二垂直晶体管，位于所述衬底上；其中，所述第一垂直晶体管与所述第一电容电连接；多个第二电容，位于所述多个第一垂直晶体管和所述多个第二垂直晶体管上，所述第二电容与所述第二垂直晶体管电连接。
一种存储器件及其制备方法

[发明专利]半导体存储器及其形成方法-CN202110294504.9有效
发明人：于业笑;刘忠明;方嘉;陈龙阳;武宏发 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-19 - 公布日： 2023-04-07 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种半导体存储器及其形成方法。所述半导体存储器的形成方法包括如下步骤：提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述存储区域具有多个位线接触部和多个电容接触部、所述外围区域具有外围栅极接触部和外围电路接触部；形成多条位线、并同时形成外围栅极；形成位线隔离层、并同时形成外围栅极隔离层；形成与所述电容接触部接触的第一电容导电层、并同时形成与所述外围电路接触部接触的第一外围导电层；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。本发明简化了半导体存储器的制造步骤，并极大的降低了位线和外围栅极的寄生电容。
半导体存储器及其形成方法

[发明专利]半导体结构及其制作方法-CN202110246880.0有效
发明人：于业笑;刘忠明;方嘉;陈龙阳 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-05 - 公布日： 2023-04-07 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种半导体结构及其制作方法。半导体结构的制作方法，包括：提供衬底，衬底包括有源区和隔离区；于衬底上形成第一沟槽结构，第一沟槽结构贯穿有源区和隔离区；于第一沟槽结构内形成位线接触结构，位线接触结构的上表面低于衬底上表面；于位线接触结构上形成位线结构，位线结构至少部分位于第一沟槽结构内；于位线结构上形成位线保护结构，位线保护结构至少覆盖位线结构的上表面，且相邻位线保护结构之间具有第二沟槽结构；形成电容接触结构，电容接触结构包括第一电容接触结构和第二电容接触结构；其中，第二电容接触结构覆盖第一电容接触结构的上表面和部分侧壁。本申请能够有效提高位线的结构稳定性，且降低电容接触电阻。
半导体结构及其制作方法

[发明专利]半导体结构及其形成方法-CN202110613570.8在审
发明人：于业笑;刘忠明;陈龙阳;方嘉 -专利权人：长鑫存储技术有限公司
申请日： 2021-06-02 - 公布日： 2022-12-06 - 主分类号： H01L21/8242 文献下载
摘要：本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供基底，所述基底内具有多个位线接触区以及位于相邻所述位线接触区之间的隔离区；于所述基底内形成凹槽，所述凹槽的底部暴露所述位线接触区以及与所述位线接触区相邻的所述隔离区；形成至少覆盖所述凹槽侧壁的接触区隔离层；形成覆盖所述接触区隔离层表面并填充所述凹槽的位线接触层，所述位线接触层与所述凹槽底部的所述位线接触区接触；形成位于所述位线接触层上的位线层。本发明避免了对基底内有源区侧壁的损伤，有效减少甚至是避免了位线漏电的问题，还可以防止位线接触层与电容接触层之间短路。
半导体结构及其形成方法

[发明专利]存储器件、半导体结构及其形成方法-CN202110501882.X在审
发明人： 陈龙阳;刘忠明;武宏发;吴公一 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-08 - 公布日： 2022-11-08 - 主分类号： H01L21/8242 文献下载
摘要：本公开提供一种存储器件、半导体结构及其形成方法，涉及半导体技术领域。该形成方法包括：提供衬底，衬底具有阵列区；在阵列区上形成多个间隔分布的位线结构，每个位线结构上均形成有覆盖层，覆盖层的侧壁依次形成有第一绝缘层和第二绝缘层，相邻两个位线结构的第二绝缘层之间填充有导电接触层；对导电接触层及第二绝缘层进行蚀刻处理，以使导电接触层及第二绝缘层的顶部均低于覆盖层的表面并高于位线结构的表面；对第一绝缘层进行选择性蚀刻，以使第一绝缘层的顶部与导电接触层及第二绝缘层的顶部齐平；对导电接触层进行回蚀刻处理，以在相邻两个位线结构的覆盖层之间形成电容接触孔。本公开的形成方法可降低短路风险，提高产品良率。
存储器件半导体结构及其形成方法

1
2
3
下一页»
尾页
共 41 条