“陈双文”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果70个，建议您升级VIP下载更多相关专利

[发明专利]动态锁存器、数据运算单元、芯片、算力板及计算设备-CN202210829374.9在审
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2023-01-10 - 主分类号： H03K3/356 文献下载
摘要：本发明提供一种动态锁存器。包括输入端，输出端，时钟信号端，用于提供时钟信号，时钟信号包括第一时钟信号以及第二时钟信号；数据传输单元，在所述第一时钟信号以及所述第二时钟信号控制下导通或者关闭；数据输出单元，用于暂存所述数据传输单元传输的数据；所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；还包括一节点电压预置电路，第一端电性连接至所述节点，控制端电性连接至一控制信号，第二端电性连接至一预置电压。通过增加电压预置电路，可以将动态节点的电压控制在电源电压或地电压，降低动态节点漏电流。
动态锁存器数据运算单元芯片算力板计算设备

[实用新型]动态D触发器、数据运算单元、芯片、算力板及计算设备-CN202221816111.6有效
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-12-30 - 主分类号： H03K3/356 文献下载
摘要：本实用新型提供一种动态D触发器、数据运算单元、芯片、算力板及计算设备。动态D触发器包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第一锁存单元与所述第二锁存单元之间具有一第一节点，所述第二锁存单元与所述输出驱动单元之间具有一第二节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述第一节点。可以有效增加数据的保持时间，提高数据的安全性和正确率。
动态触发器数据运算单元芯片算力板计算设备

[实用新型]动态锁存器、数据运算单元、芯片、算力板及计算设备-CN202221816093.1有效
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-12-16 - 主分类号： H03K3/356 文献下载
摘要：本实用新型提供一种动态锁存器。包括输入端、输出端、时钟信号端，一数据传输单元，一数据输出单元，所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点，且所述输入端输入的数据与所述输出端输出的数据反相；其中，还包括一电压补偿单元，用于向所述节点提供一补偿电压，且所述电压补偿单元包括一第一端及一第二端，所述第一端电性连接至所述节点，所述第二端电性连接至所述第一时钟信号或所述第二时钟信号。可以通过增加选定方向的耦合作用，对动态节点进行电压补偿，增加动态节点锁存数据的保持时间。
动态锁存器数据运算单元芯片算力板计算设备

[实用新型]寄存器、运算单元、芯片、计算设备-CN202221817771.6有效
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-12-16 - 主分类号： H03K19/00 文献下载
摘要：本实用新型提供一种寄存器。包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号输入端，用于输入一时钟信号；一控制信号输入端，用于输入一控制信号；一数据传输单元及一数据输出单元串联连接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；一反馈单元，电性连接在所述输出端与所述节点之间；一状态控制单元，电性连接至所述时钟信号输入端、所述控制信号输入端、所述数据传输单元及所述反馈单元；其中，所述控制信号用于控制所述寄存器处于静态工作状态或动态工作状态。可以将动态电路的工作状态转变为静态电路保持数据，也可以减小动态功耗。
寄存器运算单元芯片计算设备

[实用新型]动态锁存器、动态D触发器、数据运算单元、芯片、算力板及计算设备-CN202221817872.3有效
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-12-16 - 主分类号： H03K3/356 文献下载
摘要：本实用新型提供一种动态锁存器，包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号端，用于提供时钟信号；一数据传输单元，在所述时钟信号控制下传输所述第一数据；一数据输出单元，用于将所述第一数据转换为所述第二数据；所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述节点。可以有效增加数据的保持时间，提高数据的安全性和正确率。
动态锁存器触发器数据运算单元芯片算力板计算设备

[实用新型]动态锁存器、数据运算单元、芯片、算力板及计算设备-CN202221884925.3有效
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-12-16 - 主分类号： H03K3/356 文献下载
摘要：本实用新型提供一种动态锁存器。包括输入端，输出端，时钟信号端，用于提供时钟信号，时钟信号包括第一时钟信号以及第二时钟信号；数据传输单元，在所述第一时钟信号以及所述第二时钟信号控制下导通或者关闭；数据输出单元，用于暂存所述数据传输单元传输的数据；所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；还包括一节点电压预置电路，第一端电性连接至所述节点，控制端电性连接至一控制信号，第二端电性连接至一预置电压。通过增加电压预置电路，可以将动态节点的电压控制在电源电压或地电压，降低动态节点漏电流。
动态锁存器数据运算单元芯片算力板计算设备

[发明专利]动态D触发器、数据运算单元、芯片、算力板及计算设备-CN202210829816.X在审
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-09-30 - 主分类号： H03K3/356 文献下载
摘要：本发明提供一种动态D触发器，包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第一锁存单元与所述第二锁存单元之间具有一第一节点，所述第二锁存单元与所述输出驱动单元之间具有一第二节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述第一节点。可以有效增加数据的保持时间，提高数据的安全性和正确率。
动态触发器数据运算单元芯片算力板计算设备

[发明专利]动态锁存器、动态D触发器、数据运算单元、芯片、算力板及计算设备-CN202210855768.1在审
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-09-27 - 主分类号： H03K3/356 文献下载
摘要：本发明提供一种动态锁存器，包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号端，用于提供时钟信号；一数据传输单元，在所述时钟信号控制下传输所述第一数据；一数据输出单元，用于将所述第一数据转换为所述第二数据；所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；其中，还包括一数据保持单元，所述数据保持单元电性连接至所述节点。可以有效增加数据的保持时间，提高数据的安全性和正确率。
动态锁存器触发器数据运算单元芯片算力板计算设备

[发明专利]动态锁存器、数据运算单元、芯片、算力板及计算设备-CN202210829030.8在审
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-09-02 - 主分类号： H03K3/356 文献下载
摘要：本发明提供一种动态锁存器。包括输入端、输出端、时钟信号端，一数据传输单元，一数据输出单元，所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点，且所述输入端输入的数据与所述输出端输出的数据反相；其中，还包括一电压补偿单元，用于向所述节点提供一补偿电压，且所述电压补偿单元包括一第一端及一第二端，所述第一端电性连接至所述节点，所述第二端电性连接至所述第一时钟信号或所述第二时钟信号。可以通过增加选定方向的耦合作用，对动态节点进行电压补偿，增加动态节点锁存数据的保持时间。
动态锁存器数据运算单元芯片算力板计算设备

[发明专利]寄存器、运算单元、芯片、计算设备-CN202210829373.4在审
发明人： 陈双文;李智;张楠赓 -专利权人：上海嘉楠捷思信息技术有限公司
申请日： 2022-07-14 - 公布日： 2022-09-02 - 主分类号： H03K19/00 文献下载
摘要：本发明提供一种寄存器。包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号输入端，用于输入一时钟信号；一控制信号输入端，用于输入一控制信号；一数据传输单元及一数据输出单元串联连接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点；一反馈单元，电性连接在所述输出端与所述节点之间；一状态控制单元，电性连接至所述时钟信号输入端、所述控制信号输入端、所述数据传输单元及所述反馈单元；其中，所述控制信号用于控制所述寄存器处于静态工作状态或动态工作状态。可以将动态电路的工作状态转变为静态电路保持数据，也可以减小动态功耗。
寄存器运算单元芯片计算设备

[发明专利]一种输出电路及电子装置-CN201710347565.0有效
发明人： 陈双文 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-05-17 - 公布日： 2022-04-26 - 主分类号： H03K19/0948 文献下载
摘要：本发明提供一种输出电路及电子装置。该输出电路包括：第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容；第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容；其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用。该输出电路可以改善输出端的毛刺，降低毛刺对电路的影响。该电子装置具有类似的优点。
一种输出电路电子装置

[发明专利]模块化多位加法器及计算系统-CN201910857569.2有效
发明人： 陈双文;张楠赓;吴敬杰;马晟厚;刘杰尧 -专利权人：北京嘉楠捷思信息技术有限公司
申请日： 2019-09-10 - 公布日： 2022-04-22 - 主分类号： G06F7/508 文献下载
摘要：本发明提出了一种模块化多位加法器及计算系统，其中，所述模块化多位加法器包括：最低位输入模块，其输入端口包括最低位的加法输入，输出端口包括最低位的和输出及进位输出；中间位传递模块，其输入端口包括中间位的加法输入及进位输入，输出端口包括中间位的和输出及进位输出；以及最高位输出模块，其输入端口包括最高位的加法输入及进位输入，输出端口包括最高位的和输出。本发明多位加法器及计算系统使用最低位输入模块、中间位传递模块及最高位输出模块组合而成，突破了标准库提供的基本单元所能够达到的极限，进一步优化了加法器面积速度和功耗。
模块化加法器计算系统

[发明专利]一种生态浮床水生植物根系保护装置-CN201910998162.1有效
发明人： 陈双文 -专利权人：陈婕妤
申请日： 2019-10-21 - 公布日： 2021-12-10 - 主分类号： C02F3/32 文献下载
摘要：本发明公开了一种生态浮床水生植物根系保护装置，包括生态浮床本体，所述生态浮床本体上种植较多的水生植物，所述生态浮床本体的侧壁贯穿固定有安装块，所述安装块内设有装置腔，所述安装块的上端转动连接有转轴，所述转轴的上端安装有风杯，所述装置腔的内底部转动连接有往复丝杠，所述转轴的下端延伸至装置腔内并与往复丝杠的上端固定连接，所述往复丝杠上套设有与往复丝杠配合的丝母，所述丝母的侧壁与装置腔的内壁滑动连接，所述丝母的上表面与装置腔的内顶部间连接有环形折叠气囊，所述丝母上贯穿固定连接有出水管与吸水管。本发明结构合理，能够在风力较大的天气情况下，将植物的根系抵开并转动，有效的将植物根系上寄生的生物刮下。
一种生态水生植物根系保护装置

[发明专利]一种具有产生负离子功能的空调-CN201910728247.8有效
发明人：黄信锦;陈双文 -专利权人：安徽松菱电器有限公司
申请日： 2019-08-08 - 公布日： 2021-07-13 - 主分类号： F24F1/0007 文献下载
摘要：本发明公开了一种具有产生负离子功能的空调，包括空调挂机，所述空调挂机出风口的一侧设有装置腔，所述装置腔的内壁转动连接有转杆，所述转杆的末端延伸至出风口内并固定连接有扇叶，所述装置腔的上方设有条形腔，所述条形腔与装置腔间贯穿设有抵杆，所述抵杆位于装置腔内的部分上套设有抵板，所述抵杆位于抵板与装置腔间套设有弹簧，所述抵杆与凸轮侧壁相抵的一端转动连接有滚轮，所述条形腔的内顶部安装有压电陶瓷，所述出风口的内顶部固定有两个放电柱，两个所述放电柱分别与压电陶瓷的正负极电性连接。本发明结构合理，能够清新房屋内的空气，激活室内的氧分子，提高生活舒适度。
一种具有产生负离子功能空调

[发明专利]加法器进位输出计算电路-CN201910106078.4有效
发明人： 陈双文;张楠赓;吴敬杰;刘杰尧 -专利权人：杭州嘉楠耘智信息科技有限公司
申请日： 2019-02-01 - 公布日： 2021-07-09 - 主分类号： G06F7/504 文献下载
摘要：本发明提出了一种加法器进位输出计算电路，包括：第一级计算装置，其包括多米诺逻辑连接模块，用于进行第一级计算；以及第二级计算装置，与所述第一级计算装置连接，用于接收所述第一级计算装置的输出，并进行第二级计算。本发明加法器进位输出计算电路能够极大的减少加法器运算中的时间延迟，提高了运算速度，优化了性能。
加法器进位输出计算电路

1
2
3
4
5
下一页»
尾页
共 70 条