“邱钧华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]应用于高速接口物理层芯片的并串转换电路及装置-CN201810385685.4有效
发明人： 邱钧华;谢文刚;吴志远;高新军;陈柳明 -专利权人：深圳市国微电子有限公司
申请日： 2018-04-26 - 公布日： 2022-08-09 - 主分类号： H03M9/00 文献下载
摘要：本发明属于高速并串转换设计技术领域，提供了一种应用于高速接口物理层芯片的并串转换电路，其包括：锁相环、并行数据采样单元、数据选择与派发控制单元、第一串行寄存器、第二串行寄存器和差分串行数据生成单元。根据第一时钟和第二时钟，通过并行数据采样单元对并行数据进行采样，生成奇数路并行数据和偶数路并行数据，通过数据选择与派发控制单元将奇数路并行数据和偶数路并行数据转换为奇数路串行数据和偶数路串行数据，并由差分串行数据生成单元进行处理，最终输出的差分串行数据。使用纯数字电路的设计方法，通过奇偶路的电路结构设计，降低了芯片内部使用频率，可以更好的实现不同工艺下的高速接口物理层的并串转换电路的IP复用。
应用于高速接口物理层芯片转换电路装置

[发明专利]一种静态SRAM的读写电路及集成电路-CN201810379060.7有效
发明人：陈柳明;谢文刚;吴志远;邱钧华;高新军 -专利权人：深圳市国微电子有限公司
申请日： 2018-04-25 - 公布日： 2021-04-30 - 主分类号： G11C11/419 文献下载
摘要：本发明属于集成电路技术领域，提供了一种静态SRAM的读写电路及集成电路。其包括控制器：存储器模块，所述存储器模块用于存储读取和写入的数据；数据通路模块，与所述存储器模块连接，用于提供数据通道；暂存器模块，与所述数据通路模块连接，用于暂存读取的数据；数据读取模块，与所述数据通路模块连接，用于输出读取的数据；数据写入模块，与所述数据通路模块连接，用于输入写入的数据；充电模块，与所述数据通路模块连接，对所述数据通路模块进行充电；所述控制器输出控制信号控制所述存储器模块、所述数据通路模块、所述数据读取模块、所述数据写入模块和所述充电模块的打开或关闭，实现对数据的写入和读取。
一种静态 sram 读写电路集成电路

[发明专利]寄存器及其初始化方法-CN201810272612.4有效
发明人：高新军;谢文刚;吴志远;邱钧华;陈柳明 -专利权人：深圳市国微电子有限公司
申请日： 2018-03-29 - 公布日： 2020-11-13 - 主分类号： G06F9/30 文献下载
摘要：本发明属于电子技术领域，提供了一种寄存器及其初始化方法。其中，寄存器包括：三个时钟端口，分别用于输入第一时钟信号、第二时钟信号以及第三时钟信号；状态控制模块，用于当第一时钟信号为第一状态时输出初始化信号；负锁存器用于在第一时钟信号为第一状态且第二时钟信号为第二状态时导通，且接收并输出初始化信号；第一门控反相器用于根据第三时钟信号进行导通或者关断；正锁存器用于当第三时钟信号为第一状态时导通，且接收并输出初始化信号；第一反向器用于接收并输出初始化信号，以完成对寄存器的初始化；通过本发明可有效地解决现有的寄存器存在的初始化速度慢，耗时长，且导致芯片的功耗增大的问题。
寄存器及其初始化方法