专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10个,建议您升级VIP下载更多相关专利
  • [发明专利]集成电路布局方法、设备及计算机可读存储介质-CN202310334789.3在审
  • 邱奕杭;莫凯;解壁伟;黄志鹏;陈仕健;李兴权 - 鹏城实验室
  • 2023-03-31 - 2023-07-21 - G06F30/337
  • 本申请公开了一种集成电路布局方法、设备及计算机可读存储介质,涉及集成电路技术领域。该集成电路布局方法包括以下步骤:获取初始网表电路对应的超图模型;对超图模型对应的无约束优化函数进行迭代求解,获得新的超图模型。在超图模型的单元密度总溢出值小于第一预设阈值后,获取超图模型中线网的斯坦纳树密度;根据斯坦纳树密度,对超图模型中电路单元进行面积膨胀,并进行迭代求解,直至达到预设收敛条件,获得新的超图模型作为全局布局电路;对全局布局电路进行合法化处理和局部调整处理,获得目标布局结果。本申请解决了目前针对拥塞估计的方法难以保证拥塞估计的质量和频率,导致超大规模集成电路布局的可布线性较差的技术问题。
  • 集成电路布局方法设备计算机可读存储介质
  • [发明专利]芯片电路布局方法、装置、设备及存储介质-CN202310352342.9在审
  • 黄志鹏;赵雪岩;陈仕健;李江考;邱奕杭;李兴权 - 鹏城实验室
  • 2023-03-24 - 2023-07-04 - G06F30/392
  • 本申请公开了一种芯片电路布局方法、装置、设备及存储介质,所述芯片电路布局方法包括:获取电路上各单元的位置信息;基于所述位置信息,确定所述电路的线网长度最小化优化问题;对所述线网长度最小化优化问题进行双层规划处理,得到双层变量形式的线网长度最小化优化问题,并将所述双层变量形式的线网长度最小化优化问题拆分成第一优化子问题和第二优化子问题;对所述第一优化子问题和所述第二优化子问题进行求解计算,得到所述单元的目标位置信息;基于所述目标位置信息,对所述单元进行位置布局,得到所述电路的布局方案。本申请中将电路的线网长度最小化优化问题转化为二层规划问题,以此捕获全局信息以进行优化,提高了电路的布局质量。
  • 芯片电路布局方法装置设备存储介质
  • [发明专利]形成半导体结构的方法-CN201610446468.2有效
  • 余振华;邱奕杭;杨淑婷;许志成;傅竹韵;林正堂 - 台湾积体电路制造股份有限公司
  • 2008-10-23 - 2019-08-13 - H01L21/265
  • 本发明公开一种形成半导体结构的方法,该方法包括:提供一半导体基底;形成一栅极介电层于该半导体基底上,其中该半导体基底与该栅极介电层的一侧壁具有一接合点;形成一栅极电极于该栅极介电层上;形成一掩模层于该半导体基底与该栅极电极上,其中邻接该接合点的该掩模层的一第一部份至少薄于远离该接合点的该掩模层的一第二部份;在形成该掩模层的步骤之后,执行一环形/口袋注入以引进一环形/口袋掺杂物进入该半导体基底;以及在该环形/口袋注入后,移除该掩模层。其发明可以降低源极/漏极与源极/漏极延伸区电阻与降低价电子带到传导带的漏电流。
  • 形成半导体结构方法
  • [发明专利]集成电路装置及其形成方法-CN201010117237.X有效
  • 邱奕杭;傅竹韵 - 台湾积体电路制造股份有限公司
  • 2010-02-12 - 2010-08-25 - H01L21/8234
  • 本发明提供一种集成电路装置及其形成方法,所述方法包括:提供一半导体基底;在该半导体基底上形成一栅极结构;通过注入一择自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结晶化注入;以及在进行该预先非结晶化注入的步骤之后,注入一不同于该第一元素的第二元素至该半导体基底的顶部分中,其中当该第一元素包括铟时,该第二元素包括一p型元素,且其中当该第一元素包括锑时,该第二元素包括一n型元素。本发明可使集成电路装置具有较高的驱动电流及较低的漏电流。
  • 集成电路装置及其形成方法
  • [发明专利]形成半导体结构的方法-CN200810171393.7在审
  • 余振华;邱奕杭;杨淑婷;许志成;傅竹韵;林正堂 - 台湾积体电路制造股份有限公司
  • 2008-10-23 - 2009-09-16 - H01L21/336
  • 本发明公开一种形成半导体结构的方法,该方法包括:提供一半导体基底;形成一栅极介电层于该半导体基底上,其中该半导体基底与该栅极介电层的一侧壁具有一接合点;形成一栅极电极于该栅极介电层上;形成一掩模层于该半导体基底与该栅极电极上,其中邻接该接合点的该掩模层的一第一部份至少薄于远离该接合点的该掩模层的一第二部份;在形成该掩模层的步骤之后,执行一环形/口袋注入以引进一环形/口袋掺杂物进入该半导体基底;以及在该环形/口袋注入后,移除该掩模层。其发明可以降低源极/漏极与源极/漏极延伸区电阻与降低价电子带到传导带的漏电流。
  • 形成半导体结构方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top