“迪潘舒·杜塔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]利用两阶段编程的非易失性存储器-CN201610256755.7有效
发明人：曾怀远;迪潘舒·杜塔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-04-22 - 公布日： 2020-03-10 - 主分类号： G11C16/26 文献下载
摘要：本公开涉及利用两阶段编程的非易失性存储器。对非易失性存储器进行编程包括作为粗/精编程过程的部分的将一系列编程脉冲施加于存储器单元。在编程脉冲之间，响应于施加在共同字线上的单个基准电压，针对目标数据状态的粗阶段验证水平验证处于粗阶段的存储器单元，并且针对目标数据状态的精阶段验证水平验证处于精阶段的存储器单元。对于已被验证为已经达到粗阶段验证水平的处于粗阶段的存储器单元，将针对下一编程脉冲暂时禁止存储器单元编程并且该存储器单元被切换至精阶段。对于已被验证为已经达到精阶段验证水平的处于精阶段的存储器单元，将禁止存储器单元进一步编程。
利用阶段编程非易失性存储器

[发明专利]相对于字线补偿源极侧电阻-CN201580003594.4有效
发明人：曾怀远;达纳·李;李世钟;迪潘舒·杜塔;阿拉什·阿泽吉 -专利权人：桑迪士克科技有限责任公司
申请日： 2015-03-05 - 公布日： 2020-02-21 - 主分类号： G11C16/04 文献下载
摘要：提供了一种方法和非易失性存储系统，其中，施加至NAND串的源极端的电压取决于被选择用于感测的非易失性存储元件的位置。这可以在不对NAND串施加体偏压的情况下进行。在一个实施方式的感测操作期间使施加至NAND串的源极端的电压的幅度取决于被选存储器单元的位置(在不施加任何体偏压的情况下)有助于缓解取决于哪个字线被选择的故障。此外，读取通过电压的幅度可以取决于源极线电压或被选存储器单元的位置。
相对于补偿源极侧电阻

[发明专利]通过改变位线电压的多VT感测方法-CN201610393226.1有效
发明人：李燕龙;迪潘舒·杜塔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-06-06 - 公布日： 2019-12-03 - 主分类号： G11C16/24 文献下载
摘要：本申请涉及通过改变位线电压的多VT感测方法。描述了用于同时验证两个或更多个编程状态的方法和系统。在编程验证操作期间，可以通过以下方式来同时地验证两个或更多个存储器单元阈值电压水平：将字线电压施加至多个存储器单元，将两个或更多个不同的位线电压施加至多个存储器单元、以及在两个或更多个不同的位线电压被施加至多个存储器单元的同时感测多个存储器单元。在编程验证操作期间施加的位线电压可以使第一组多个存储器单元能够在第一电压水平处被感测、同时使第二组多个存储器单元在不同于第一电压水平的第二电压水平处被感测。
通过变位电压 vt 方法

[发明专利]在编程期间降低NAND串选择栅极电压的非易失性存储装置-CN201380063766.8有效
发明人： 迪潘舒·杜塔;佐藤晋治;东谷政昭;矢野文子;赖春洪 -专利权人：桑迪士克科技有限责任公司
申请日： 2013-11-19 - 公布日： 2019-06-11 - 主分类号： G11C16/24 文献下载
摘要：本文所公开的技术可以通过防止未选择的NAND串的选择晶体管无意间导通来防止编程干扰。NAND串的选择晶体管的Vgs可以多次从一个编程脉冲到下一编程脉冲被降低。选择晶体管可以是漏极侧选择晶体管或源极侧选择晶体管。随着编程进行逐步降低未选择的NAND串的选择晶体管的Vgs可以防止选择晶体管无意间导通。因此，防止或降低了编程干扰。可以通过将较低电压施加至与选择晶体管关联的选择线来降低Vgs。可以通过随着编程进行将较高电压施加至与未选择的NAND串关联的位线来降低Vgs。可以通过随着编程进行将较高电压施加至公共源极线来降低Vgs。
编程期间降低非易失性存储装置 nand 选择栅极电压

[发明专利]用于提高非易失性存储器的耐久性的动态擦除深度-CN201480011916.5有效
发明人： 迪潘舒·杜塔;赖春洪;李世钟;大和田宪;东谷政昭 -专利权人：桑迪士克科技有限责任公司
申请日： 2014-03-03 - 公布日： 2019-03-01 - 主分类号： G11C16/16 文献下载
摘要：公开了通过动态擦除深度来提高非易失性存储器的耐久性。对一组存储器单元进行擦除。然后，对经擦除的存储器单元中的至少一些存储器单元进行编程。对存储器单元进行编程通常影响意欲保持被擦除的那些存储器单元的擦除阈值分布。可以基于编程操作影响擦除阈值分布的程度来调节下一擦除的擦除深度。作为一个示例，在编程之后对擦除分布的上尾进行测量。在一种实施方式中，该上尾越高，下一擦除越浅。这有助于提高耐久性。在一种实施方式中，通过确定适当擦除验证电平来调节擦除深度。可以对擦除验证过后进行的擦除脉冲的数量进行调节而不是对擦除验证电平进行调节(或者可以除对擦除验证电平进行调节以外对擦除验证过后进行的擦除脉冲的数量进行调节)来调节擦除深度。
用于提高非易失性存储器耐久性动态擦除深度

[发明专利]在多轮回编程中用于抑制读取噪声的双重验证方法-CN201480057047.X有效
发明人： 迪潘舒·杜塔;大和田宪;佐野源毅;东谷政昭 -专利权人：桑迪士克科技有限责任公司
申请日： 2014-09-22 - 公布日： 2019-01-08 - 主分类号： G11C11/56 文献下载
摘要：在编程轮回期间识别已读取噪声的存储器单元，并且与无噪声单元相比，针对有噪声存储器单元的编程量增加。通过在反复地读取单元时单元的阈值电压的降低来指示所读取的噪声。在一种方法中，在该编程轮回期间，当单元通过第一验证测试并且经受一个或更多个附加验证测试时，该单元进入暂时锁定状态。对基于一个或更多个附加验证测试将该单元标识为有噪声单元或无噪声单元的数据进行存储。或者，在该编程轮回结束时，单元经受一个或更多个附加验证测试。在后续编程轮回中，使用更严格的验证条件对有噪声单元进行编程。或者，将有噪声单元保持于擦除状态。
轮回编程用于抑制读取噪声双重验证方法

[发明专利]非易失性存储器的利用双脉冲编程的自然阈值电压压缩-CN201610247645.4在审
发明人： 迪潘舒·杜塔;曾怀远;法鲁克·莫加特 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-04-20 - 公布日： 2016-11-02 - 主分类号： G11C16/34 文献下载
摘要：本公开涉及非易失性存储器的利用双脉冲编程的自然阈值电压压缩。与非易失性存储器单元通信的控制电路被配置成基于编程性能将存储器单元区分和分类成不同存储器单元子集。基于该分类，控制电路将不同的编程信号施加于被编程到共同数据状态的存储器单元的不同子集。
非易失性存储器利用脉冲编程自然阈值电压压缩

[发明专利]用于对非易失性存储器进行编程的动态位线偏压-CN201380055527.8有效
发明人： 迪潘舒·杜塔;大和田宪;东谷政昭;曼·L·木伊 -专利权人：桑迪士克技术有限公司
申请日： 2013-10-21 - 公布日： 2015-11-11 - 主分类号： G11C11/56 文献下载
摘要：一种针对非易失性存储元件的集合的编程操作。保持对慢速编程模式中施加至各个存储元件的编程脉冲的数量的计数，并且基于该计数来调节关联的位线电压。可以使用具有公共步长或不同步长的不同位线电压。因此，可以使存储元件的阈值电压在慢速编程模式中针对每个编程脉冲的变化均匀，从而获得提高的编程准确度。当处于慢速编程模式时，锁存器保持对关联的存储元件所经历的编程脉冲的计数。当存储元件的阈值电压低于低验证电平时，存储元件处于快速编程模式，当存储元件的阈值电压处于低验证电平与高验证电平之间时，存储元件处于慢速编程模式。
用于非易失性存储器进行编程动态偏压

[发明专利]非易失性存储器的擦除-CN201380069234.5有效
发明人：大和田宪;迪潘舒·杜塔 -专利权人：桑迪士克技术有限公司
申请日： 2013-12-20 - 公布日： 2015-09-09 - 主分类号： G11C16/34 文献下载
摘要：本文公开了用于擦除非易失性存储元件的技术。可以将增加的擦除电压的序列施加至衬底。选择线可以浮置并且字线中的许多字线可以保持在低电压(例如，接近0V)。然而，对于擦除电压的序列的至少一部分，施加至边缘字线的电压可以相对于施加至边缘字线的先前电压在幅值上增加。边缘字线可以是与选择线紧邻的字线。施加至边缘字线的增加的电压可以防止或减少损害选择线与边缘字线之间的氧化层。该技术也可以帮助调节在边缘字线上的存储器单元的隧道氧化层两端的电场。
非易失性存储器擦除

[发明专利]用于非易失性存储器的片上动态读取-CN201280043430.0有效
发明人： 迪潘舒·杜塔;达纳·李;杰弗里·卢茨 -专利权人：桑迪士克科技股份有限公司
申请日： 2012-09-13 - 公布日： 2014-06-04 - 主分类号： G11C11/56 文献下载
摘要：本发明公开了用于动态地确定芯片（例如，存储器裸片）上的读取电平。一种方法包括：在第一读取电平集合处读取存储器裸片上的非易失性存储元件组。在存储器裸片上存储读取电平的两个最新结果。确定在两个最新读取电平的读取之间在该组中有多少示出不同结果的非易失性存储元件的计数。使用存储器裸片上存储的结果来在存储器裸片上执行确定。基于当计数达到预定标准时的读取电平来确定用于区别所述多个数据状态中的第一相邻数据状态对之间的动态读取电平。注意到，可以在存储器裸片上动态地确定读取电平。
用于非易失性存储器动态读取

[发明专利]用于在编程期间减小存储器中的沟道与浮置栅极耦合的交替位线偏压-CN201180061301.X有效
发明人： 迪潘舒·杜塔;杰弗里·W·卢策 -专利权人：桑迪士克科技股份有限公司
申请日： 2011-10-13 - 公布日： 2013-10-09 - 主分类号： G11C16/24 文献下载
摘要：在非易失性存储系统中，通过减小相邻存储元件在接近同一编程脉冲处达到锁闭状态的概率来减小电容性耦合效应。诸如抬高位线电压的放慢措施可施加到与奇数号位线关联的字线的存储元件，而不施加到与偶数号位线关联的字线的存储元件。抬高位线电压在编程脉冲范围上施加，随后在一个或多个编程脉冲上步降至接地。其上施加放慢措施的编程脉冲的范围可被固定或者自适应地确定。当位线电压步降时，编程脉冲增量可被降低，随后增加。被编程到最高目标数据状态的存储元件可从放慢措施中排除。
用于编程期间减小存储器中的沟道栅极耦合交替偏压

[发明专利]利用位线电压逐步增加来对非易失性存储器进行编程-CN201180035485.2有效
发明人： 迪潘舒·杜塔;杰弗里·W·卢策 -专利权人：桑迪士克技术有限公司
申请日： 2011-07-14 - 公布日： 2013-05-01 - 主分类号： G11C11/56 文献下载
摘要：使用下述编程技术来收窄非易失性存储器装置（196）中的阈值电压分布（A、B、C），并且/或者减少编程时间，在该编程技术中：以与编程电压的逐步增加步伐一致的方式，逐步增加具有目标数据状态（402、404、406）的存储元件的位线电压。对于存储元件的不同子集，根据其目标数据状态（402、404、406），在编程通过中的不同时间执行位线电压的逐步增加。可以基于固定的编程脉冲编号或适应性地基于编程处理来设置位线电压（Vbc）的逐步增加的开始和结束。变型包括使用固定的位线步、变化的位线步、依赖数据状态的位线步、针对一个或更多个数据状态不逐步增加位线的选项、以及增加附加的位线偏压的选项。
利用电压逐步增加非易失性存储器进行编程

[发明专利]非易失性存储器中的自然阈值电压分布压缩-CN201180037947.4有效
发明人： 迪潘舒·杜塔;杰弗里·W·卢策 -专利权人：桑迪士克技术有限公司
申请日： 2011-08-02 - 公布日： 2013-04-24 - 主分类号： G11C11/56 文献下载
摘要：在非易失性存储器系统中，基于编程速度的减缓措施，例如提高的位线被施加至更快编程存储元件。执行使用来回字线顺序的多阶段编程操作，在该多阶段编程操作中，编程速度数据在给定字线的一个编程阶段中被存储于锁存器中并且从锁存器中被读取以用于给定字线的后续编程阶段。通过检测许多存储元件何时达到指定的检验电平，对基于存储元件的自然阈值电压分布的额外编程脉冲数目进行计数，以及随后执行用于分开更快编程存储元件和更慢编程存储元件的读取操作，可以区分更快编程存储元件和更慢编程存储元件。可以在不同编程阶段中调整漏极侧选择栅极电压以适应不同的位线偏压电平。
非易失性存储器中的自然阈值电压分布压缩

[发明专利]允许多个数据状态失败的非易失性存储器中的多位编程方法以及编程失败的情况下的数据恢复方法-CN201180007275.2有效
发明人： 迪潘舒·杜塔;杰弗里·W·卢策;闫利 -专利权人：桑迪士克技术有限公司
申请日： 2011-01-27 - 公布日： 2012-10-24 - 主分类号： G11C11/56 文献下载
摘要：一种用于非易失性存储器系统的错误检测和数据恢复操作。即使在成功完成了对一组存储元件的编程操作之后，一些存储元件的数据也可能损坏。例如，可能通过对其它存储元件进行编程来干扰经擦除状态存储元件。为了使得在这种情形下能够恢复数据，可以将关联数据锁存器配置为允许只要完成编程就将经擦除状态存储元件与其它数据状态区分开。此外，在完成编程之后，可以执行单次读取操作。使用来自读取操作的结果以及数据锁存器中的值来执行逻辑运算，以标识已杂散到另一数据状态的经擦除状态存储元件。如果错误数量超过阈值，则开始针对其余状态进行读取操作的完全恢复操作。
允许数据状态失败非易失性存储器中的编程方法以及情况恢复

[发明专利]使用数量减少的验证操作来编程非易失性存储器-CN201080062382.0有效
发明人： 迪潘舒·杜塔;格里特·扬·赫明克 -专利权人：桑迪士克技术有限公司
申请日： 2010-11-22 - 公布日： 2012-10-10 - 主分类号： G11C11/56 文献下载
摘要：提供了一种方法和非易失性存储系统，其中，通过减少验证操作的数量来提高编程速度，同时保持窄的阈值电压分布。编程方案在达到目标数据状态的验证电平前在偏移电平处执行验证操作，以便使得编程慢下来。然而，不必总是在偏移和目标电平两者处执行验证操作。在第一编程阶段中，仅在目标验证电平处对于给定的数据状态执行验证操作。在第二编程阶段中，对于偏移和目标验证电平执行验证操作。在第三编程阶段中，再次仅在目标验证电平处执行验证操作。在阶段之间的过渡可以是基于编程脉冲数量预定的或是自适应的。
使用数量减少验证操作编程非易失性存储器

1
2
下一页»
尾页
共 17 条