“连存德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]存储器装置和调整用于存储器装置的参数的方法-CN202010104774.4有效
发明人： 连存德;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2020-02-20 - 公布日： 2023-10-13 - 主分类号： G11C13/00 文献下载
摘要：本公开提供一种存储器装置，包含：连接接口；存储器阵列，与参数相关联；以及存储器控制电路，配置成至少：通过连接接口接收操作以对存储器阵列进行操作，操作中的每一个是读取操作或写入操作；基于对存储器阵列进行操作来检测读取错误，读取错误是二进制0读取错误或二进制1读取错误；通过响应于读取错误是二进制1读取错误而递增错误计数器的计数器值且响应于读取错误是二进制0读取错误而递减计数器值来更新错误计数器；以及响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
存储器装置调整用于参数方法

[发明专利]编码方法和使用此方法的存储器存储装置-CN201810920952.3有效
发明人： 连存德;谢明辉;林小峰;张雅廸;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2018-08-14 - 公布日： 2023-08-29 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种编码方法和使用此方法的存储器存储装置，用于采用连氏错误校正码设计的存储器存储装置，此存储器存储装置包括使用连氏码的错误校正码编码器。所述编码方法包括：接收第一数据或作为第一数据的1补数的第二数据；并且通过错误校正码编码器，基于连氏码执行编码操作。编码操作包括：当所接收到的是第一数据，根据第一数据产生第一码字；以及当所接收到的是第二数据，根据第二数据产生作为第一码字的1补数的第二码字。此外，一种使用此基于连氏码的编码方法的存储器存储装置也被提出。
编码方法使用存储器存储装置

[发明专利]存储器存放装置及其动态数据修复的方法-CN201910578897.9有效
发明人： 连存德;谢明辉;林小峰;张雅廸;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2019-06-28 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种具有动态数据修复机制的存储器存放装置。存储器存放装置包含连接接口、存储器阵列以及存储器控制电路。存储器控制电路至少进行以下操作：自连接接口接收包括用户数据以及用户数据的地址的写入命令；将用户数据编码成包括用户数据以及同比特的码字；在存储器阵列的第一存储器位置中写入所述码字以作为写入码字；执行写入码字的读取程序以判断所述写入码字是否被错误写入；以及响应于判断写入码字被错误写入，存储用户数据的冗余码字在第二存储器位置中。
存储器存放装置及其动态数据修复方法

[发明专利]编码方法及使用所述编码方法的存储器存储装置-CN201910630198.4有效
发明人： 连存德;谢明辉;林纪舜;张雅廸 -专利权人：华邦电子股份有限公司
申请日： 2019-07-12 - 公布日： 2023-08-15 - 主分类号： G06F11/10 文献下载
摘要：本发明提供一种用于采用错误校正码算法的存储器存储装置的编码方法。所述存储器存储装置包括错误校正码编码器。所述编码方法包括：接收包含写入地址及写入数据的写入命令；读取现有码字；将翻转位附加到所述写入数据；由所述错误校正码编码器基于所述错误校正码算法对所述写入数据及所述翻转位进行编码以产生多个奇偶校验位，并将所述写入数据及所述翻转位附加到所述多个奇偶校验位以产生新码字；基于所选位中从所述现有码字成为所述新码字需要改变的位数目来翻转所述新码字；以及将所述新码字及经翻转的所述新码字中的一者写入到所述写入地址。另外，本发明提供一种使用所述编码方法的存储器存储装置。
编码方法使用存储器存储装置

[发明专利]单调计数器存储器系统-CN202210259979.9在审
发明人： 连存德;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2022-03-16 - 公布日： 2022-11-11 - 主分类号： G06F21/71 文献下载
摘要：本发明提供一种单调计数器存储器系统，包含计数器电路和存储器电路。计数器电路配置成响应于时钟信号而将计数增加一且输出n位的计数值，其中n为正整数。存储器电路包含多个存储器单元。存储器电路配置成存储计数值。计数值在时钟信号的每个输入计数处改变一位，且计数值的位切换次数小于2n‑1次。
单调计数器存储器系统

[发明专利]错误更正码存储器装置和码字存取方法-CN201910280884.3有效
发明人： 连存德;谢明辉;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2019-04-09 - 公布日： 2022-06-07 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种错误更正码存储器装置和码字存取方法，码字存取方法包括：接收具有M个信息比特的写入数据；基于错误更正算法和M个信息比特产生具有N‑M个比特的奇偶校验信息，其中N和M是正整数；通过扰乱操作将M个信息比特和奇偶校验信息转换为具有N个比特的扰乱码字；以及将扰乱码字写入存储器装置。
错误更正存储器装置码字存取方法

[发明专利]具有阶层式错误校正码层的存储器装置-CN201911264066.0有效
发明人： 连存德;谢明辉;林纪舜;林小峰;张雅廸 -专利权人：华邦电子股份有限公司
申请日： 2019-12-11 - 公布日： 2022-04-05 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种存储器装置，其包括存储单元阵列与阶层式错误校正码(ECC)层。阶层式ECC层包括ECC编码/解码器所形成的N个层。阶层式ECC层致能N个层中的其中一层的编码/解码器，以便对经处理数据进行编码或解码操作，且阶层式ECC层仅在经处理数据的错误比特数量达到N‑1个预设的错误校正数量时，才会致能N个层中的另一层的编码/解码器。N是大于1的正整数。
具有阶层错误校正存储器装置

[发明专利]错误检查和纠正解码器-CN201810282788.8有效
发明人： 连存德;张雅廸 -专利权人：华邦电子股份有限公司
申请日： 2018-04-02 - 公布日： 2022-03-08 - 主分类号： H03M13/15 文献下载
摘要：本发明提供一种错误检查和纠正(ECC)解码器用以进行BCH解码，以将码字解码为经解码数据。所述ECC解码器包括校验子产生电路、错误定位多项式电路以及解码电路。校验子产生电路可以产生对应于码字的多个校验子。错误定位多项式电路可以通过使用这些校验子进行算术运算，以产生错误定位多项式的多个系数。所述算术运算包含多个运算子，其中这些运算子中的至少一个运算子是查找表电路。解码电路可以求取具有这些系数的错误定位多项式的至少一解，以及依据错误定位多项式的所述解来纠正码字，以产生所述经解码数据。
错误检查纠正解码器

[发明专利]非易失性存储器装置-CN202110785817.4在审
发明人：林纪舜;张雅廸;柳德铉;谢明辉;连存德 -专利权人：华邦电子股份有限公司
申请日： 2021-07-12 - 公布日： 2022-02-22 - 主分类号： G11C16/04 文献下载
摘要：本发明提供一种非易失性存储器装置，包含第一存储器胞元阵列、第一错误校正码(ECC)解码器以及控制器。第一存储器胞元阵列由第一地址边界划分为第一子阵列和第二子阵列。第一ECC解码器耦接到第一存储器胞元阵列，对来自第一存储器胞元阵列的读出数据执行ECC操作。控制器耦接到第一存储器胞元阵列和第一ECC解码器，根据第一ECC失效位数调整第一地址边界。
非易失性存储器装置

[发明专利]数据读取方法及其存储器存储装置-CN201810154901.4有效
发明人： 连存德;谢明辉;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2018-02-23 - 公布日： 2021-08-03 - 主分类号： G06F11/10 文献下载
摘要：本发明提供一种用于存储器存储装置的数据读取方法。数据读取方法包含：自主机系统接收第一读取指令以读取第一数据，计算第一数据的错误比特数，以及对第一数据进行更正。若错误比特数不大于预定数量，则完成对第一数据的更正，且在预先定义的定时上，回传所更正的第一数据。若错误比特数大于预定数量，则完成对第一数据的更正，且在预先定义的定时之后，回传所更正的第一数据。另外，本发明也提供使用此数据读取方法的存储器存储装置。
数据读取方法及其存储器存储装置

[发明专利]采用连氏错误校正码设计的存储器存储装置及其编码方法-CN201811580028.1有效
发明人： 连存德;谢明辉;林小峰;张雅廸;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2018-12-24 - 公布日： 2021-05-18 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了一种采用连氏错误校正码设计的存储器存储装置及其编码方法。存储器存储装置包括使用连氏码的错误校正码编码器。编码方法包括：接收写入命令，写入命令包括写入地址与写入数据。读取现有码字，现有码字包括用以指示现有码字翻转的第一翻转比特，以及基于第一翻转比特来翻转现有码字的比特。通过错误校正码编码器，基于连氏码将写入数据编码进新码字，以及基于需要从现有码字改变为新码字的比特数，翻转新码字的比特。并且将新码字写进写入地址，新码字包括指示新码字比特翻转的第一翻转比特。此外，提供了使用基于连氏错误校正码的编码方法的存储器存储装置。
采用错误校正设计存储器存储装置及其编码方法

[发明专利]存储装置和其多个实体单元纠错方法-CN202011194901.0在审
发明人： 连存德;谢明辉;林纪舜;林小峰;张雅廸 -专利权人：华邦电子股份有限公司
申请日： 2020-10-30 - 公布日： 2021-05-11 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种存储装置和其多个实体单元纠错的方法。存储装置包含多个存储单元和存储器控制电路。存储单元中的每一个包含第一类型实体单元和第二类型实体单元。存储器控制电路耦合到存储单元中的每一个。存储器控制电路将写入数据写入到第一类型实体单元中且验证存储在第一类型实体单元中的数据是否与写入数据相同。通过进行写入操作来设定和处理写入数据。当存储在第一类型实体单元中的数据与写入数据不同时存储器控制电路将写入数据写入到第二类型实体单元中。
存储装置实体单元纠错方法

[发明专利]存储器装置及其数据存取方法-CN201910894513.4在审
发明人： 连存德;林纪舜;林小峰;张雅廸 -专利权人：华邦电子股份有限公司
申请日： 2019-09-20 - 公布日： 2021-03-23 - 主分类号： G06F11/10 文献下载
摘要：本发明提供一种用于存储器装置的数据存取方法。数据存取方法包含：基于地址信息对存储器装置执行读取操作以获得码字和指示符，其中指示符对应于码字；使得第一错误码校正(ECC)操作或第二ECC操作在码字上运行以用于生成错误校正数据，其中，第一ECC操作比第二ECC操作校正较少的比特。
存储器装置及其数据存取方法

[发明专利]具有多个1TnR结构的电阻式随机存取存储器-CN202010277840.8在审
发明人：林纪舜;连存德;柳德铉;谢明辉;林小峰 -专利权人：华邦电子股份有限公司
申请日： 2020-04-10 - 公布日： 2021-02-23 - 主分类号： G11C13/00 文献下载
摘要：本公开涉及一种具有多个1晶体管n电阻器(1TnR)结构的电阻式随机存取存储器。在一个方面中，本发明提供一种包括多个1TnR结构的电阻式随机存取存储器，所述多个1TnR结构包括第一1TnR结构，第一1TnR结构包括：第一晶体管，具有第一栅极端子、第一漏极端子及第一源极端子，第一栅极端子连接到第一字线，第一源极端子连接到源极线，其中源极线连接到所述多个1TnR结构中的每一者；以及第一个并联电阻器群组，包括第一电阻器及第二电阻器，第一电阻器与第二电阻器连接到第一漏极端子且彼此并联连接，其中第一电阻器连接到第一位线，第二电阻器连接到第二位线，且n是大于1的整数。
具有 tnr 结构电阻随机存取存储器

[发明专利]存储器系统及其操作方法-CN201710446458.3有效
发明人：谢明辉;连存德;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2017-06-14 - 公布日： 2020-05-12 - 主分类号： G11C13/00 文献下载
摘要：本发明提供一种存储器系统包括非易失性存储器阵列以及存储器控制器。非易失性存储器阵列用以存储数据。存储器控制器耦接非易失性存储器阵列。在电路板装设操作施加前，存储器控制器用以提供预设写入操作以写入数据至非易失性存储器阵列。在电路板装设操作施加后，存储器控制器用以提供正常写入操作以写入数据至非易失性存储器阵列。由预设写入操作提供的读取边限大于由正常写入操作提供的读取边限。另外，一种存储器系统的操作方法也被提出。
存储器系统及其操作方法

1
2
下一页»
尾页
共 17 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top